repo_name
stringlengths 6
79
| path
stringlengths 4
249
| size
int64 1.02k
768k
| content
stringlengths 15
207k
| license
stringclasses 14
values |
|---|---|---|---|---|
google/skywater-pdk-libs-sky130_fd_io
|
cells/top_power_lvc_wpad/sky130_fd_io__top_power_lvc_wpad.functional.pp.v
| 1,251 |
module MODULE1 ( VAR18, VAR5, VAR13
, VAR3, VAR4, VAR14, VAR19, VAR16, VAR7, VAR17, VAR1, VAR10, VAR11, VAR15, VAR2, VAR8, VAR12, VAR20, VAR9, VAR6
);
inout VAR18;
inout VAR5;
inout VAR13;
inout VAR7;
inout VAR17;
inout VAR16;
inout VAR14;
inout VAR4;
inout VAR19;
inout VAR3;
inout VAR8;
inout VAR15;
inout VAR10;
inout VAR12;
inout VAR11;
inout VAR2;
inout VAR1;
inout VAR9;
inout VAR6;
inout VAR20;
assign VAR3 = VAR18;
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_lp
|
cells/nor3/sky130_fd_sc_lp__nor3.pp.blackbox.v
| 1,321 |
module MODULE1 (
VAR2 ,
VAR7 ,
VAR4 ,
VAR1 ,
VAR6,
VAR3,
VAR5 ,
VAR8
);
output VAR2 ;
input VAR7 ;
input VAR4 ;
input VAR1 ;
input VAR6;
input VAR3;
input VAR5 ;
input VAR8 ;
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_hdll
|
cells/xnor2/sky130_fd_sc_hdll__xnor2_4.v
| 2,148 |
module MODULE1 (
VAR5 ,
VAR4 ,
VAR9 ,
VAR3,
VAR7,
VAR6 ,
VAR8
);
output VAR5 ;
input VAR4 ;
input VAR9 ;
input VAR3;
input VAR7;
input VAR6 ;
input VAR8 ;
VAR1 VAR2 (
.VAR5(VAR5),
.VAR4(VAR4),
.VAR9(VAR9),
.VAR3(VAR3),
.VAR7(VAR7),
.VAR6(VAR6),
.VAR8(VAR8)
);
endmodule
module MODULE1 (
VAR5,
VAR4,
VAR9
);
output VAR5;
input VAR4;
input VAR9;
supply1 VAR3;
supply0 VAR7;
supply1 VAR6 ;
supply0 VAR8 ;
VAR1 VAR2 (
.VAR5(VAR5),
.VAR4(VAR4),
.VAR9(VAR9)
);
endmodule
|
apache-2.0
|
GSejas/Aproximate-Arithmetic-Operators
|
src_lib/multlib/UDM.v
| 1,576 |
module MODULE1
(
input wire [1:0] VAR2,
input wire [1:0] VAR3,
output reg [2:0] VAR1
);
always @* begin
case ({VAR2,VAR3})
4'b0000 : begin
VAR1 = 3'b000;
end
4'b0001 : begin
VAR1 = 3'b000;
end
4'b0010 : begin
VAR1 = 3'b000;
end
4'b0011 : begin
VAR1 = 3'b000;
end
4'b0100 : begin
VAR1 = 3'b000;
end
4'b0101 : begin
VAR1 = 3'b001;
end
4'b0110 : begin
VAR1 = 3'b010;
end
4'b0111 : begin
VAR1 = 3'b011;
end
4'b1000 : begin
VAR1 = 3'b000;
end
4'b1001 : begin
VAR1 = 3'b010;
end
4'b1010 : begin
VAR1 = 3'b100;
end
4'b1011 : begin
VAR1 = 3'b110;
end
4'b1100 : begin
VAR1 = 3'b000;
end
4'b1101 : begin
VAR1 = 3'b110;
end
4'b1110 : begin
VAR1 = 3'b011;
end
4'b1111 : begin
VAR1 = 3'b111;
end
endcase
end
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_lp
|
cells/srsdfrtn/sky130_fd_sc_lp__srsdfrtn_1.v
| 2,818 |
module MODULE2 (
VAR12 ,
VAR7 ,
VAR8 ,
VAR1 ,
VAR13 ,
VAR6,
VAR11,
VAR5 ,
VAR3 ,
VAR2 ,
VAR14 ,
VAR10
);
output VAR12 ;
input VAR7 ;
input VAR8 ;
input VAR1 ;
input VAR13 ;
input VAR6;
input VAR11;
input VAR5 ;
input VAR3 ;
input VAR2 ;
input VAR14 ;
input VAR10 ;
VAR4 VAR9 (
.VAR12(VAR12),
.VAR7(VAR7),
.VAR8(VAR8),
.VAR1(VAR1),
.VAR13(VAR13),
.VAR6(VAR6),
.VAR11(VAR11),
.VAR5(VAR5),
.VAR3(VAR3),
.VAR2(VAR2),
.VAR14(VAR14),
.VAR10(VAR10)
);
endmodule
module MODULE2 (
VAR12 ,
VAR7 ,
VAR8 ,
VAR1 ,
VAR13 ,
VAR6,
VAR11
);
output VAR12 ;
input VAR7 ;
input VAR8 ;
input VAR1 ;
input VAR13 ;
input VAR6;
input VAR11;
supply1 VAR5;
supply1 VAR3 ;
supply0 VAR2 ;
supply1 VAR14 ;
supply0 VAR10 ;
VAR4 VAR9 (
.VAR12(VAR12),
.VAR7(VAR7),
.VAR8(VAR8),
.VAR1(VAR1),
.VAR13(VAR13),
.VAR6(VAR6),
.VAR11(VAR11)
);
endmodule
|
apache-2.0
|
osecpu/fpga
|
led7seg.v
| 1,467 |
module MODULE1(clk, VAR1, VAR8, VAR3);
output [7:0] VAR1;
output [3:0] VAR8;
input clk;
input [15:0] VAR3;
reg [18:0] counter;
wire [3:0] VAR4, VAR9, VAR11, VAR12;
assign VAR4 = VAR3[3:0];
assign VAR9 = VAR3[7:4];
assign VAR11 = VAR3[11:8];
assign VAR12 = VAR3[15:12];
wire [1:0] VAR2 = counter[18:17];
assign VAR8 = ~(1 << VAR2);
assign VAR1 = VAR5(VAR2, VAR4, VAR9, VAR11, VAR12);
always @ (posedge clk) begin
counter = counter + 1;
end
function [7:0] VAR5 (
input [1:0] VAR6,
input [4:0] VAR4,
input [4:0] VAR9,
input [4:0] VAR11,
input [4:0] VAR12);
case (VAR6)
2'b00: VAR5 = VAR10(VAR4);
2'b01: VAR5 = VAR10(VAR9);
2'b10: VAR5 = VAR10(VAR11);
2'b11: VAR5 = VAR10(VAR12);
endcase
endfunction
function [7:0] VAR10 (input [3:0] VAR7);
case (VAR7)
4'h0: VAR10 = 8'b00000011;
4'h1: VAR10 = 8'b10011111;
4'h2: VAR10 = 8'b00100101;
4'h3: VAR10 = 8'b00001101;
4'h4: VAR10 = 8'b10011001;
4'h5: VAR10 = 8'b01001001;
4'h6: VAR10 = 8'b01000001;
4'h7: VAR10 = 8'b00011111;
4'h8: VAR10 = 8'b00000001;
4'h9: VAR10 = 8'b00001001;
4'hA: VAR10 = 8'b00010001;
4'hb: VAR10 = 8'b11000001;
4'hC: VAR10 = 8'b01100011;
4'hd: VAR10 = 8'b10000101;
4'hE: VAR10 = 8'b01100001;
4'hF: VAR10 = 8'b01110001;
endcase
endfunction
endmodule
|
mit
|
neale/CS-program
|
474-VLSI/Lab_ADC/ADC_PLL_bb.v
| 11,212 |
module MODULE1 (
VAR1,
VAR4,
VAR2,
VAR3);
input VAR1;
input VAR4;
output VAR2;
output VAR3;
tri0 VAR1;
endmodule
|
unlicense
|
google/skywater-pdk-libs-sky130_fd_sc_ls
|
cells/clkinv/sky130_fd_sc_ls__clkinv.symbol.v
| 1,264 |
module MODULE1 (
input VAR6,
output VAR3
);
supply1 VAR4;
supply0 VAR2;
supply1 VAR5 ;
supply0 VAR1 ;
endmodule
|
apache-2.0
|
jedimatt42/pi-messaging
|
hardware/tipi-peb/ise/tipi_top.v
| 4,485 |
module MODULE1(
output VAR34,
input[0:3] VAR62,
output VAR31,
output VAR40,
output VAR7,
output VAR8,
output VAR14,
input VAR19,
input VAR44,
input VAR15,
input VAR3,
input VAR39,
output VAR1,
output VAR21,
input VAR38,
input VAR28,
input VAR22,
input VAR65,
input VAR2,
output VAR57,
output VAR51,
input[0:15] VAR4,
inout[0:7] VAR55
);
assign VAR51 = 1'VAR32;
wire VAR59 = VAR4[15];
wire [0:3]VAR52;
wire VAR46;
VAR42 VAR6(~VAR62, VAR38, VAR22, VAR2, VAR4[0:14], VAR59, VAR46, VAR52);
wire VAR50 = VAR52[0];
assign VAR57 = VAR46;
assign VAR21 = ~VAR52[1];
assign VAR7 = VAR52[2];
assign VAR8 = VAR52[3];
wire VAR9 = ~VAR39 && ~VAR44;
wire VAR24 = ~VAR39 && VAR44;
wire VAR47 = VAR39 && ~VAR44;
wire VAR36 = VAR39 && VAR44;
wire VAR66 = VAR4 == 16'h5ff9;
wire VAR64 = VAR4 == 16'h5ffb;
wire VAR60 = VAR4 == 16'h5ffd;
wire VAR13 = VAR4 == 16'h5fff;
wire VAR16 = (VAR50 && ~VAR65 && ~VAR22 && VAR13);
wire [0:7]VAR25;
VAR41 VAR63(VAR16, VAR55, VAR25);
wire VAR12 = (VAR50 && ~VAR65 && ~VAR22 && VAR60);
wire [0:7]VAR11;
VAR41 VAR35(VAR12, VAR55, VAR11);
wire VAR26;
VAR17 VAR10(VAR19, VAR36, VAR3, VAR25, VAR26);
wire VAR54;
VAR17 VAR67(VAR19, VAR47, VAR3, VAR11, VAR54);
wire [0:7]VAR20;
wire VAR45;
VAR49 VAR58(VAR19, VAR24, VAR3, VAR15, VAR20, VAR45);
wire [0:7]VAR33;
wire VAR37;
VAR49 VAR5(VAR19, VAR9, VAR3, VAR15, VAR33, VAR37);
reg VAR43;
always @(posedge VAR19) begin
if (VAR39 & VAR44) VAR43 <= VAR26;
end
else if (VAR39 & ~VAR44) VAR43 <= VAR54;
else if (~VAR39 & VAR44) VAR43 <= VAR45;
else VAR43 <= VAR37;
end
assign VAR1 = VAR43;
wire VAR23 = VAR50 && ~VAR22 && VAR28;
wire VAR29 = VAR23 && VAR4 >= 16'h4000 && VAR4 < 16'h5ff8;
assign VAR14 = ~(VAR29);
assign VAR40 = ~(VAR50 && VAR4 >= 16'h4000 && VAR4 < 16'h6000);
assign VAR31 = VAR23;
wire [0:7]VAR18;
VAR30 VAR53(VAR66, VAR33, VAR64, VAR20, VAR60, VAR11, VAR13, VAR25, VAR18);
wire [0:7]VAR27;
wire VAR61 = VAR52[0] && ~VAR22 && VAR28 && ( VAR4 >= 16'h5ff8 && VAR4 < 16'h6000 );
VAR56 VAR48(VAR61, VAR18, VAR27);
assign VAR55 = VAR27;
assign VAR34 = VAR52[0] && VAR40;
endmodule
|
gpl-3.0
|
google/skywater-pdk-libs-sky130_fd_sc_ls
|
cells/maj3/sky130_fd_sc_ls__maj3.pp.symbol.v
| 1,290 |
module MODULE1 (
input VAR8 ,
input VAR7 ,
input VAR6 ,
output VAR5 ,
input VAR1 ,
input VAR2,
input VAR3,
input VAR4
);
endmodule
|
apache-2.0
|
ShepardSiegel/ocpi
|
coregen/pcie_4243_trn_v5_gtp_x1_125/example_design/PIO_EP_MEM_ACCESS.v
| 12,522 |
module MODULE1 (
clk,
VAR80,
VAR74, VAR59, VAR35,
VAR21, VAR82, VAR66, VAR23, VAR17
);
input clk;
input VAR80;
input [10:0] VAR74;
input [3:0] VAR59;
output [31:0] VAR35;
input [10:0] VAR21;
input [7:0] VAR82;
input [31:0] VAR66;
input VAR23;
output VAR17;
wire [31:0] VAR35;
reg [31:0] VAR51;
wire [31:0] VAR3, VAR42, VAR85, VAR14;
wire VAR17;
reg VAR38;
reg [31:0] VAR88;
reg [31:0] VAR68;
reg [2:0] VAR1;
reg [31:0] VAR72;
wire [31:0] VAR48;
wire [31:0] VAR79;
wire [31:0] VAR50;
wire [31:0] VAR29;
reg [31:0] VAR46, VAR28, VAR64, VAR69;
reg [31:0] VAR56, VAR70, VAR24;
wire [7:0] VAR58 = VAR72[31:24];
wire [7:0] VAR77 = VAR72[23:16];
wire [7:0] VAR36 = VAR72[15:08];
wire [7:0] VAR86 = VAR72[07:00];
wire [7:0] VAR63 = VAR66[07:00];
wire [7:0] VAR41 = VAR66[15:08];
wire [7:0] VAR7 = VAR66[23:16];
wire [7:0] VAR12 = VAR66[31:24];
always @(posedge clk or negedge VAR80) begin
if ( !VAR80 ) begin
VAR72 <= 32'b0;
VAR88 <= 32'b0;
VAR72 <= 32'b0;
VAR38 <= 1'b0;
VAR46 <= 32'b0;
VAR28 <= 32'b0;
VAR64 <= 32'b0;
VAR69 <= 32'b0;
VAR1 <= VAR32;
end else begin
case ( VAR1 )
if (VAR23) begin
VAR1 <= VAR89;
end else begin
VAR38 <= 1'b0;
VAR1 <= VAR32;
end
end
VAR38 <= 1'b0;
VAR1 <= VAR54 ;
end
VAR72 <= VAR68;
VAR38 <= 1'b0;
VAR1 <= VAR4;
end
VAR88 <= {{VAR82[3] ? VAR63 : VAR58},
{VAR82[2] ? VAR41 : VAR77},
{VAR82[1] ? VAR7 : VAR36},
{VAR82[0] ? VAR12 : VAR86}};
VAR38 <= 1'b1;
VAR1 <= VAR32;
end
endcase
end
end
assign VAR17 = VAR23 | (VAR1 != VAR32);
always @* begin
case ({VAR21[10:9]})
2'b00 : VAR68 = VAR48;
2'b01 : VAR68 = VAR79;
2'b10 : VAR68 = VAR50;
2'b11 : VAR68 = VAR29;
endcase
end
wire VAR16 = {VAR74[10:9] == 2'b00};
wire VAR40 = {VAR74[10:9] == 2'b01};
wire VAR53 = {VAR74[10:9] == 2'b10};
wire VAR87 = {VAR74[10:9] == 2'b11};
always @(VAR74 or VAR3 or VAR42 or VAR85 or VAR14)
begin
case ({VAR74[10:9]})
2'b00 : VAR51 = VAR3;
2'b01 : VAR51 = VAR42;
2'b10 : VAR51 = VAR85;
2'b11 : VAR51 = VAR14;
endcase
end
assign VAR35 = {{VAR59[0] ? VAR51[07:00] : 8'h0},
{VAR59[1] ? VAR51[15:08] : 8'h0},
{VAR59[2] ? VAR51[23:16] : 8'h0},
{VAR59[3] ? VAR51[31:24] : 8'h0}};
VAR67 VAR67 (
.VAR20(clk),
.VAR5(VAR74[8:0]), .VAR25(VAR16), .VAR19(VAR3),
.VAR43(VAR21[8:0]), .VAR57(VAR88), .VAR55({VAR38 & (VAR21[10:9] == 2'b00)}), .VAR75(VAR48[31:0]), .VAR45({VAR21[10:9] == 2'b00}),
.VAR78(VAR74[8:0]), .VAR83(VAR40), .VAR47(VAR42),
.VAR39(VAR21[8:0]), .VAR71(VAR88), .VAR49({VAR38 & (VAR21[10:9] == 2'b01)}), .VAR27(VAR79[31:0]), .VAR18({VAR21[10:9] == 2'b01}),
.VAR76(VAR74[8:0]), .VAR30(VAR53), .VAR52(VAR85),
.VAR15(VAR21[8:0]), .VAR10(VAR88), .VAR6({VAR38 & (VAR21[10:9] == 2'b10)}), .VAR9(VAR50[31:0]), .VAR22({VAR21[10:9] == 2'b10}),
.VAR73(VAR74[8:0]), .VAR62(VAR87), .VAR8(VAR14),
.VAR34(VAR21[8:0]), .VAR44(VAR88), .VAR31({VAR38 & (VAR21[10:9] == 2'b11)}), .VAR81(VAR29[31:0]), .VAR61({VAR21[10:9] == 2'b11})
);
reg [8*20:1] VAR33;
always @(VAR1)
begin
if (VAR1==VAR32) VAR33 <= #VAR84 "VAR2";
end
else if (VAR1==VAR89) VAR33 <= #VAR84 "VAR13";
else if (VAR1==VAR54) VAR33 <= #VAR84 "VAR90";
else if (VAR1==VAR4) VAR33 <= #VAR84 "VAR11";
else VAR33 <= #VAR84 "VAR60 VAR65 VAR37 VAR26";
end
endmodule
|
lgpl-3.0
|
google/globalfoundries-pdk-libs-gf180mcu_fd_sc_mcu7t5v0
|
cells/buf/gf180mcu_fd_sc_mcu7t5v0__buf_16.behavioral.v
| 1,098 |
module MODULE1( VAR5, VAR1 );
input VAR5;
output VAR1;
VAR2 VAR4(.VAR5(VAR5),.VAR1(VAR1));
VAR2 VAR3(.VAR5(VAR5),.VAR1(VAR1));
|
apache-2.0
|
vad-rulezz/megabot
|
fusesoc/orpsoc-cores/cores/wb_bfm/wb_bfm_master.v
| 4,056 |
module MODULE1
parameter VAR10 = 32,
parameter VAR16 = 0,
parameter VAR7 = 32)
(
input VAR4,
input VAR33,
output reg [VAR36-1:0] VAR38,
output reg [VAR10-1:0] VAR13,
output reg [3:0] VAR21,
output reg VAR5,
output reg VAR1,
output reg VAR28,
output reg [2:0] VAR9,
output reg [1:0] VAR15,
input [VAR10-1:0] VAR23,
input VAR34,
input VAR19,
input VAR35);
reg [VAR36-1:0] addr;
reg [31:0] VAR31 = 0;
reg [VAR10-1:0] VAR3 = {VAR10{1'b0}};
reg [3:0] VAR37;
reg VAR18;
reg VAR17;
reg [2:0] VAR11;
reg [31:0] VAR27;
task reset;
begin
VAR38 = {VAR36{1'b0}};
VAR13 = {VAR10{1'b0}};
VAR21 = 4'h0;
VAR5 = 1'b0;
VAR1 = 1'b0;
VAR28 = 1'b0;
VAR9 = 3'b000;
VAR15 = 2'b00;
end
endtask
task write;
input [VAR36-1:0] VAR43;
input [VAR10-1:0] VAR39;
input [3:0] VAR22;
output VAR25;
begin
addr = VAR43;
VAR3 = VAR39;
VAR37 = VAR22;
VAR17 = VAR2;
VAR18 = VAR24;
VAR29;
@(posedge VAR4);
VAR26;
VAR25 = VAR19;
end
endtask
task VAR32;
input [VAR36-1:0] VAR43;
input [VAR10*VAR7-1:0] VAR39;
input [3:0] VAR22;
input [31:0] VAR40;
input [2:0] VAR12;
output VAR25;
integer VAR14;
begin
addr = VAR43;
VAR37 = VAR22;
VAR18 = VAR24;
VAR27 = VAR40;
VAR17 = VAR20;
VAR11 = VAR12;
VAR31 = 0;
VAR29;
while(VAR31 < VAR27) begin
VAR3 = VAR39[VAR31*VAR10+:VAR10];
VAR26;
addr = VAR8(addr, VAR11);
VAR31 = VAR31 + 1;
end
VAR1 <= #VAR16 1'b0;
VAR28 <= #VAR16 1'b0;
VAR5 <= #VAR16 1'b0;
VAR9 <= #VAR16 3'b000;
end
endtask
task VAR42;
input [VAR36-1:0] VAR43;
output [VAR10*VAR7-1:0] VAR30;
input [3:0] VAR22;
input [31:0] VAR40;
input [2:0] VAR12;
output VAR25;
integer VAR14;
begin
addr = VAR43;
VAR37 = VAR22;
VAR18 = VAR6;
VAR27 = VAR40;
VAR17 = VAR20;
VAR11 = VAR12;
VAR31 = 0;
VAR29;
while(VAR31 < VAR27) begin
VAR26;
VAR30[VAR31*VAR10+:VAR10] = VAR3;
addr = VAR8(addr, VAR11);
VAR31 = VAR31 + 1;
end
VAR1 <= #VAR16 1'b0;
VAR28 <= #VAR16 1'b0;
VAR9 <= #VAR16 3'b000;
end
endtask
task VAR29;
begin
if(VAR33 !== 1'b0) begin
@(negedge VAR33);
@(posedge VAR4);
end
VAR21 <= #VAR16 VAR37;
VAR5 <= #VAR16 VAR18;
VAR1 <= #VAR16 1'b1;
if(VAR17 == VAR2) begin
VAR9 <= #VAR16 3'b000;
VAR15 <= #VAR16 2'b00;
end else if(VAR31 == VAR27-1) begin
VAR9 <= #VAR16 3'b111;
VAR15 <= #VAR16 2'b00;
end else if(VAR17 == VAR41) begin
VAR9 <= #VAR16 3'b001;
VAR15 <= #VAR16 2'b00;
end else begin
VAR9 <=# VAR16 3'b010;
VAR15 <=# VAR16 VAR11[1:0];
end
end
endtask
task VAR26;
begin
VAR38 <= #VAR16 addr;
VAR13 <= #VAR16 (VAR18 === VAR24) ? VAR3 : {VAR10{1'b0}};
VAR28 <= #VAR16 1'b1;
if(VAR17 == VAR2) begin
while (VAR34 !== 1'b1)
@(posedge VAR4);
VAR3 = VAR23;
VAR28 <= #VAR16 1'b0;
@(negedge VAR34);
end else begin
if(VAR31 == VAR27-1)
VAR9 <= #VAR16 3'b111;
@(posedge VAR4);
while(VAR34 !== 1'b1)
@(posedge VAR4);
VAR3 = VAR23;
end
end
endtask endmodule
|
gpl-2.0
|
google/globalfoundries-pdk-libs-gf180mcu_fd_sc_mcu7t5v0
|
cells/aoi211/gf180mcu_fd_sc_mcu7t5v0__aoi211_2.behavioral.pp.v
| 1,868 |
module MODULE1( VAR10, VAR3, VAR7, VAR5, VAR6, VAR2, VAR9 );
input VAR3, VAR10, VAR5, VAR6;
inout VAR2, VAR9;
output VAR7;
VAR1 VAR4(.VAR10(VAR10),.VAR3(VAR3),.VAR7(VAR7),.VAR5(VAR5),.VAR6(VAR6),.VAR2(VAR2),.VAR9(VAR9));
VAR1 VAR8(.VAR10(VAR10),.VAR3(VAR3),.VAR7(VAR7),.VAR5(VAR5),.VAR6(VAR6),.VAR2(VAR2),.VAR9(VAR9));
|
apache-2.0
|
trivoldus28/pulsarch-verilog
|
design/sys/iop/pads/pad_misc/rtl/bw_io_cmos2_pad_dn.v
| 2,546 |
module MODULE1(VAR15 ,VAR17 ,VAR16 ,VAR25 ,VAR11, VAR3 );
output VAR16 ;
input VAR15 ;
input VAR17 ;
input VAR11 ;
inout VAR25 ;
input VAR3 ;
supply1 VAR14 ;
supply0 VAR8 ;
wire VAR4 ;
wire VAR9 ;
wire VAR30 ;
wire VAR2 ;
wire VAR7 ;
wire VAR23 ;
VAR27 VAR10 (
.VAR4 (VAR4 ),
.VAR16 (VAR16 ),
.VAR1 (VAR8 ),
.VAR28 (VAR2 ),
.VAR5 (VAR7 ),
.VAR23 (VAR23 ),
.VAR30 (VAR30 ),
.VAR15 (VAR15 ),
.VAR17 (VAR17 ),
.VAR11 (VAR11 ),
.VAR9 (VAR9 ),
.VAR19 (VAR8 ),
.VAR18 (VAR8 ) );
VAR29 VAR13 (
.VAR12 ({VAR8 ,VAR8 ,VAR8 ,VAR8 ,VAR14 ,VAR14 ,VAR14 ,VAR14 } ),
.VAR24 ({VAR8 ,VAR8 ,VAR8 ,VAR8 ,VAR14 ,VAR14 ,VAR14 ,VAR14 } ),
.VAR9 (VAR9 ),
.VAR5 (VAR8 ),
.VAR28 (VAR8 ),
.VAR23 (VAR23 ),
.VAR6 (VAR8 ),
.VAR30 (VAR30 ),
.VAR25 (VAR25 ),
.VAR3 (VAR3) );
VAR26 VAR22 (
.VAR3 (VAR3 ),
.out (VAR4 ),
.in (VAR25 ) );
VAR21 VAR20 (
.VAR3 (VAR3 ),
.out (VAR25 ) );
endmodule
|
gpl-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_hs
|
cells/o211ai/sky130_fd_sc_hs__o211ai.pp.symbol.v
| 1,347 |
module MODULE1 (
input VAR4 ,
input VAR1 ,
input VAR6 ,
input VAR7 ,
output VAR3 ,
input VAR2,
input VAR5
);
endmodule
|
apache-2.0
|
stanford-ppl/spatial-lang
|
spatial/core/resources/chiselgen/template-level/fringeDE1SoC/CS_bak/synthesis/submodules/altera_up_edge_detection_hysteresis.v
| 5,419 |
module MODULE1 (
clk,
reset,
VAR5,
VAR14,
VAR4
);
parameter VAR9 = 640;
input clk;
input reset;
input [ 7: 0] VAR5;
input VAR14;
output [ 7: 0] VAR4;
wire [ 8: 0] VAR3[ 1: 0];
wire VAR7;
wire [ 8: 0] VAR15;
wire VAR16;
wire VAR21;
reg [ 8: 0] VAR6[ 1: 0];
reg [ 2: 0] VAR20[ 2: 0];
reg [ 7: 0] VAR18;
integer VAR11;
always @(posedge clk)
begin
if (reset == 1'b1)
begin
VAR6[0] <= 8'h00;
VAR6[1] <= 8'h00;
for (VAR11 = 2; VAR11 >= 0; VAR11 = VAR11-1)
VAR20[VAR11] <= 3'h0;
end
else if (VAR14 == 1'b1)
begin
VAR6[1] <= VAR6[0] | {9{VAR6[0][8]}};
VAR6[0] <= {1'b0, VAR3[0][7:0]} + 32;
VAR20[0] <= {VAR20[0][1:0], VAR7};
VAR20[1] <= {VAR20[1][1:0], VAR3[0][8]};
VAR20[2] <= {VAR20[2][1:0], VAR3[1][8]};
VAR18 <= (VAR16) ? VAR6[1][7:0] : 8'h00;
end
end
assign VAR4 = VAR18;
assign VAR7 = (VAR5 >= 8'h0A) ? 1'b1 : 1'b0;
assign VAR15 = {VAR7,VAR5};
assign VAR16 =
((|(VAR20[0])) | (|(VAR20[1])) | (|(VAR20[2])));
VAR22 VAR12 (
.VAR8 (clk),
.VAR1 (VAR14),
.VAR17 (VAR15),
.VAR10 (VAR3[0]),
.VAR13 ()
);
VAR12.VAR19 = 9,
VAR12.VAR2 = VAR9;
VAR22 VAR23 (
.VAR8 (clk),
.VAR1 (VAR14),
.VAR17 (VAR3[0]),
.VAR10 (VAR3[1]),
.VAR13 ()
);
VAR23.VAR19 = 9,
VAR23.VAR2 = VAR9;
endmodule
|
mit
|
azonenberg/antikernel-ipcores
|
math/CRC8_ATM.v
| 8,815 |
module MODULE1(
input wire clk,
input wire reset,
input wire VAR1,
input wire[31:0] din,
output reg[7:0] VAR3 = 0,
output reg[7:0] VAR5 = 0
);
wire[23:0] VAR2 = din[31:8];
reg[7:0] VAR4 = 0;
always @(*) begin
if(reset)
VAR4 <= 8'h00;
end
else
VAR4 <= VAR3;
end
always @(posedge clk) begin
if(VAR1) begin
VAR3[0] <= din[31] ^ din[30] ^ din[28] ^ din[23] ^ din[21] ^ din[19] ^ din[18] ^ din[16] ^ din[14] ^ din[12] ^ din[8] ^ din[7] ^ din[6] ^ din[0] ^ VAR4[4] ^ VAR4[6] ^ VAR4[7];
VAR3[1] <= din[30] ^ din[29] ^ din[28] ^ din[24] ^ din[23] ^ din[22] ^ din[21] ^ din[20] ^ din[18] ^ din[17] ^ din[16] ^ din[15] ^ din[14] ^ din[13] ^ din[12] ^ din[9] ^ din[6] ^ din[1] ^ din[0] ^ VAR4[0] ^ VAR4[4] ^ VAR4[5] ^ VAR4[6];
VAR3[2] <= din[29] ^ din[28] ^ din[25] ^ din[24] ^ din[22] ^ din[17] ^ din[15] ^ din[13] ^ din[12] ^ din[10] ^ din[8] ^ din[6] ^ din[2] ^ din[1] ^ din[0] ^ VAR4[0] ^ VAR4[1] ^ VAR4[4] ^ VAR4[5];
VAR3[3] <= din[30] ^ din[29] ^ din[26] ^ din[25] ^ din[23] ^ din[18] ^ din[16] ^ din[14] ^ din[13] ^ din[11] ^ din[9] ^ din[7] ^ din[3] ^ din[2] ^ din[1] ^ VAR4[1] ^ VAR4[2] ^ VAR4[5] ^ VAR4[6];
VAR3[4] <= din[31] ^ din[30] ^ din[27] ^ din[26] ^ din[24] ^ din[19] ^ din[17] ^ din[15] ^ din[14] ^ din[12] ^ din[10] ^ din[8] ^ din[4] ^ din[3] ^ din[2] ^ VAR4[0] ^ VAR4[2] ^ VAR4[3] ^ VAR4[6] ^ VAR4[7];
VAR3[5] <= din[31] ^ din[28] ^ din[27] ^ din[25] ^ din[20] ^ din[18] ^ din[16] ^ din[15] ^ din[13] ^ din[11] ^ din[9] ^ din[5] ^ din[4] ^ din[3] ^ VAR4[1] ^ VAR4[3] ^ VAR4[4] ^ VAR4[7];
VAR3[6] <= din[29] ^ din[28] ^ din[26] ^ din[21] ^ din[19] ^ din[17] ^ din[16] ^ din[14] ^ din[12] ^ din[10] ^ din[6] ^ din[5] ^ din[4] ^ VAR4[2] ^ VAR4[4] ^ VAR4[5];
VAR3[7] <= din[30] ^ din[29] ^ din[27] ^ din[22] ^ din[20] ^ din[18] ^ din[17] ^ din[15] ^ din[13] ^ din[11] ^ din[7] ^ din[6] ^ din[5] ^ VAR4[3] ^ VAR4[5] ^ VAR4[6];
VAR5[0] <= VAR2[23] ^ VAR2[21] ^ VAR2[19] ^ VAR2[18] ^ VAR2[16] ^ VAR2[14] ^ VAR2[12] ^ VAR2[8] ^ VAR2[7] ^ VAR2[6] ^ VAR2[0] ^ VAR4[0] ^ VAR4[2] ^ VAR4[3] ^ VAR4[5] ^ VAR4[7];
VAR5[1] <= VAR2[23] ^ VAR2[22] ^ VAR2[21] ^ VAR2[20] ^ VAR2[18] ^ VAR2[17] ^ VAR2[16] ^ VAR2[15] ^ VAR2[14] ^ VAR2[13] ^ VAR2[12] ^ VAR2[9] ^ VAR2[6] ^ VAR2[1] ^ VAR2[0] ^ VAR4[0] ^ VAR4[1] ^ VAR4[2] ^ VAR4[4] ^ VAR4[5] ^ VAR4[6] ^ VAR4[7];
VAR5[2] <= VAR2[22] ^ VAR2[17] ^ VAR2[15] ^ VAR2[13] ^ VAR2[12] ^ VAR2[10] ^ VAR2[8] ^ VAR2[6] ^ VAR2[2] ^ VAR2[1] ^ VAR2[0] ^ VAR4[1] ^ VAR4[6];
VAR5[3] <= VAR2[23] ^ VAR2[18] ^ VAR2[16] ^ VAR2[14] ^ VAR2[13] ^ VAR2[11] ^ VAR2[9] ^ VAR2[7] ^ VAR2[3] ^ VAR2[2] ^ VAR2[1] ^ VAR4[0] ^ VAR4[2] ^ VAR4[7];
VAR5[4] <= VAR2[19] ^ VAR2[17] ^ VAR2[15] ^ VAR2[14] ^ VAR2[12] ^ VAR2[10] ^ VAR2[8] ^ VAR2[4] ^ VAR2[3] ^ VAR2[2] ^ VAR4[1] ^ VAR4[3];
VAR5[5] <= VAR2[20] ^ VAR2[18] ^ VAR2[16] ^ VAR2[15] ^ VAR2[13] ^ VAR2[11] ^ VAR2[9] ^ VAR2[5] ^ VAR2[4] ^ VAR2[3] ^ VAR4[0] ^ VAR4[2] ^ VAR4[4];
VAR5[6] <= VAR2[21] ^ VAR2[19] ^ VAR2[17] ^ VAR2[16] ^ VAR2[14] ^ VAR2[12] ^ VAR2[10] ^ VAR2[6] ^ VAR2[5] ^ VAR2[4] ^ VAR4[0] ^ VAR4[1] ^ VAR4[3] ^ VAR4[5];
VAR5[7] <= VAR2[22] ^ VAR2[20] ^ VAR2[18] ^ VAR2[17] ^ VAR2[15] ^ VAR2[13] ^ VAR2[11] ^ VAR2[7] ^ VAR2[6] ^ VAR2[5] ^ VAR4[1] ^ VAR4[2] ^ VAR4[4] ^ VAR4[6];
end
else if(reset)
VAR3 <= 'h00;
end
endmodule
|
bsd-3-clause
|
andrewandrepowell/axiplasma
|
hdl/projects/VC707/bd/mig_wrap/ip/mig_wrap_mig_7series_0_0/mig_wrap_mig_7series_0_0/user_design/rtl/axi/mig_7series_v4_0_axi_mc_b_channel.v
| 8,172 |
module MODULE1 #
(
parameter integer VAR14 = 4
)
(
input wire clk,
input wire reset,
output wire [VAR14-1:0] VAR18,
output wire [1:0] VAR16,
output wire VAR4,
input wire VAR32,
input wire VAR27,
input wire [VAR14-1:0] VAR31,
input wire VAR11,
output wire VAR12
);
localparam VAR29 = VAR14;
localparam VAR33 = 8;
localparam VAR13 = 3;
localparam VAR15 = 2'b00;
localparam VAR3 = 2'b01;
localparam VAR22 = 2'b10;
localparam VAR2 = 2'b11;
localparam VAR6 = 1'b1; wire VAR21;
wire VAR17;
wire [VAR14-1:0] VAR23;
reg VAR28;
reg VAR30;
reg [VAR14-1:0] VAR9;
assign VAR16 = VAR15;
generate
if (VAR6 == 1) begin
assign VAR18 = VAR9;
assign VAR4 = VAR30;
assign VAR17 = ~VAR4 | VAR32;
always @(*)
VAR28 = VAR17 & ~VAR21;
always @(posedge clk) begin
if(reset) begin
VAR9 <= 'b0;
VAR30 <= 1'b0;
end else if(VAR17) begin
VAR9 <= VAR23;
VAR30 <= ~VAR21;
end
end
end else begin
assign VAR18 = VAR23;
assign VAR4 = VAR30;
assign VAR17 = VAR4 & VAR32;
always @(posedge clk)
VAR28 <= VAR17;
always @(posedge clk) begin
if (reset | VAR17) begin
VAR30 <= 1'b0;
end else if (~VAR21 & (~VAR28)) begin
VAR30 <= 1'b1;
end
end
end endgenerate
VAR8 #
(
.VAR5 (VAR29),
.VAR1 (VAR13),
.VAR26 (VAR33)
)
VAR10
(
.clk ( clk ) ,
.rst ( reset ) ,
.VAR24 ( VAR27 ) ,
.VAR19 ( VAR28 ) ,
.din ( VAR31 ) ,
.dout ( VAR23 ) ,
.VAR25 ( ) ,
.VAR7 ( VAR12 ) ,
.VAR20 ( ) ,
.VAR21 ( VAR21 )
);
endmodule
|
mit
|
UCLONG/NetEmulation
|
BEE3_top/C3D_original_code/b2b/src/aur1_rx_stream.v
| 4,371 |
module MODULE1
(
VAR10,
VAR6,
VAR2,
VAR7,
VAR9,
VAR1,
VAR3,
VAR8,
VAR11
);
output [0:63] VAR10;
output VAR6;
input VAR2;
input [0:3] VAR7;
input [0:63] VAR9;
input [0:3] VAR1;
input [0:3] VAR3;
input [0:3] VAR8;
input VAR11;
reg VAR5;
always @(posedge VAR11)
if(!VAR2)
VAR5 <= VAR4 1'b0;
else if(VAR3 > 4'd0)
VAR5 <= VAR4 1'b1;
assign VAR10 = VAR9;
assign VAR6 = !(VAR1[0] && VAR5);
endmodule
|
gpl-3.0
|
litex-hub/pythondata-cpu-blackparrot
|
pythondata_cpu_blackparrot/system_verilog/black-parrot/external/basejump_stl/bsg_misc/bsg_idiv_iterative_controller.v
| 5,136 |
module MODULE1 #(parameter VAR24=32)
(input VAR28
,input VAR9
,input VAR27
,output VAR13
,input VAR36
,input VAR37
,input VAR15
,input VAR4
,input VAR2
,output logic VAR44
,output logic VAR3
,output logic VAR29
,output logic VAR23
,output logic [2:0] VAR31
,output logic VAR6
,output logic VAR8
,output logic VAR11
,output logic [2:0] VAR39
,output logic VAR52
,output logic VAR7
,output logic VAR33
,output logic VAR45
,input VAR40
);
reg VAR41;
reg VAR19;
reg VAR35;
reg VAR5;
typedef enum logic[5:0]
{VAR18, VAR49, VAR48, VAR34,
VAR25,
VAR12, VAR46,
VAR16,VAR20 } VAR10;
VAR10 state, VAR50;
always @(posedge VAR28) begin
VAR5 <= VAR15;
if (VAR35) begin
VAR41 <= (VAR4 ^ VAR2) & VAR37;
VAR19 <= VAR2 & VAR37;
end
end
logic [VAR47(VAR24+1)-1:0] VAR22;
wire VAR26 = (state == VAR25) && (VAR22 < VAR24);
wire VAR21 = (VAR22 == VAR24);
VAR14#(.VAR43(VAR24)
,.VAR1(0)
,.VAR42(1)) VAR32
(.VAR28(VAR28)
,.VAR9(VAR9)
,.VAR30(VAR21)
,.VAR17(VAR26)
,.VAR38(VAR22)
);
always @(posedge VAR28) begin
if (VAR9) state <= VAR18;
end
else state <= VAR50;
end
VAR51 begin
VAR44 = 1'b0;
VAR3 = 1'b0;
VAR29 = !VAR5;
VAR23 = 1'b1;
VAR31 = 3'b001;
VAR6 = 1'b1;
VAR8 = 1'b0;
VAR11 = 1'b1;
VAR39 = 3'b001;
VAR52 = 1'b1;
VAR33 = !VAR5;
VAR35 = 1'b0;
VAR7 = 1'b0;
VAR50 = VAR18;
case (state)
VAR18: begin
if (VAR27) begin
VAR3 = 1'b1;
VAR52 = 1'b1;
VAR7 = 1'b1;
VAR50 = VAR49;
end
VAR44 = 1'b1;
VAR39 = 3'b100;
end
VAR49: begin
VAR50 = (VAR2 & VAR37) ? VAR48 : VAR34;
VAR29 = 1'b1;
VAR11 = 1'b0;
VAR31 = 3'b100;
VAR52 = 1'b0;
VAR35 = 1'b1;
VAR33 = 1'b1;
VAR3 = VAR4 & VAR37;
end
VAR48: begin
VAR50 = VAR34;
VAR23 = 1'b0;
VAR8 = 1'b1;
VAR6 = 1'b0;
VAR39 = 3'b010;
VAR33 = 1'b1;
end
VAR34: begin
VAR50 = VAR25;
VAR23 = 1'b0;
VAR11 = 1'b0;
VAR33 = 1'b0;
end
VAR25: begin
VAR31 = VAR21 ? 3'b010 : 3'b001;
if (VAR21) begin
if (VAR15) VAR50 = VAR12;
end
else VAR50 = VAR46;
end else
VAR50 = VAR25;
end
VAR12: begin
VAR50 = VAR46;
VAR29 = 1'b0;
VAR31 = 3'b010;
VAR52 = 1'b0;
VAR33 = 1'b0;
end
VAR46: begin
VAR50 = (VAR36 | !VAR41) ? VAR20: VAR16;
VAR3 = 1'b1;
VAR23 = 1'b0;
VAR31 = 3'b100;
VAR52 = 1'b0;
VAR8 = VAR19;
VAR33 = VAR19;
end
VAR16: begin
VAR50 = VAR20;
VAR23 = 1'b0;
VAR8 = 1'b1;
VAR6 = 1'b0;
VAR39 = 3'b010;
VAR33 = 1'b1;
end
VAR20:begin
if( VAR40 ) VAR50 = VAR18;
end
else VAR50 = VAR20;
VAR3 = 1'b0;
VAR6 = 1'b0;
VAR52 = 1'b0;
end
endcase
end
assign VAR13 = ( state == VAR18 );
assign VAR45 = ( state == VAR20 );
endmodule
|
bsd-3-clause
|
markusC64/1541ultimate2
|
fpga/nios_c5/nios/synthesis/submodules/rw_manager_ddr2.v
| 6,721 |
module MODULE1 (
VAR44,
VAR26,
VAR36,
VAR30,
VAR34,
VAR48,
VAR52,
VAR18,
VAR23,
VAR41,
VAR53,
VAR61,
VAR33,
VAR25,
VAR16,
VAR69,
VAR63,
VAR42,
VAR6,
VAR29,
VAR11,
VAR43,
VAR54,
VAR37,
VAR15,
VAR71,
VAR55,
VAR24,
VAR60,
VAR64
);
parameter VAR5 = 32;
parameter VAR66 = 16;
parameter VAR57 = 19;
parameter VAR21 = 4;
parameter VAR4 = 36;
parameter VAR68 = 4;
parameter VAR12 = 1;
parameter VAR13 = 1;
parameter VAR22 = 2;
parameter VAR31 = 1;
parameter VAR14 = 1;
parameter VAR35 = 4;
parameter VAR7 = 4;
parameter VAR51 = 2;
parameter VAR58 = "VAR17";
parameter VAR1 = 0;
parameter VAR39 = "VAR27";
parameter VAR46 = "VAR59.VAR8";
parameter VAR40 = "VAR65.VAR8";
parameter VAR45 = 0;
parameter VAR67 = 0;
parameter VAR9 = 0;
localparam VAR19 = (VAR57 > 13) ? VAR57 - 13 : 0;
input VAR44;
input VAR26;
input [VAR66-1:0] VAR36;
input VAR30;
input [VAR5-1:0] VAR34;
input VAR48;
output [VAR5-1:0] VAR52;
output VAR18;
input VAR23;
input VAR41;
output [VAR57 * VAR51 - 1:0] VAR53;
output [VAR22 * VAR51 - 1:0] VAR61;
output [VAR14 * VAR51 - 1:0] VAR33;
output [VAR13 * VAR51 - 1:0] VAR25;
output [VAR31 * VAR51 - 1:0] VAR16;
output [VAR21 * VAR51 - 1:0] VAR69;
output [VAR21 * VAR51 - 1:0] VAR63;
output [VAR21 * VAR51 - 1:0] VAR42;
output [VAR7 * VAR51 - 1:0] VAR6;
output [VAR4 * 2 * VAR51 - 1:0] VAR29;
output [VAR7 * VAR51 - 1:0] VAR11;
output [VAR68 * 2 * VAR51 - 1:0] VAR43;
output [VAR51-1:0] VAR54;
output [VAR51-1:0] VAR37;
input [VAR4 * 2 * VAR51 - 1:0] VAR15;
input [VAR51-1:0] VAR71;
input VAR55;
input VAR24;
input VAR60;
output VAR64;
parameter VAR70 = 30;
wire [VAR70 - 1:0] VAR20;
VAR56 VAR47 (
.VAR44(VAR44),
.VAR26(VAR26),
.VAR36(VAR36),
.VAR30(VAR30),
.VAR34(VAR34),
.VAR48(VAR48),
.VAR52(VAR52),
.VAR18(VAR18),
.VAR23(VAR23),
.VAR41(VAR41),
.VAR49 (VAR33),
.VAR20 (VAR20),
.VAR29(VAR29),
.VAR43(VAR43),
.VAR16(VAR16),
.VAR15(VAR15),
.VAR71(VAR71[0]),
.VAR3(),
.VAR10(),
.VAR55(VAR55),
.VAR24(VAR24),
.VAR60(VAR60),
.VAR64(VAR64)
);
(VAR51 == 2) ? 24 :
23;
generate
begin
wire [VAR57-1:0] VAR50;
assign VAR50 = VAR20[12:0];
assign VAR53 = {VAR51{VAR50}};
assign VAR61 = {VAR51{VAR20[VAR22 - 1 + 13:13]}};
assign VAR69 = {(VAR21 * VAR51){VAR20[16]}};
assign VAR63 = {(VAR21 * VAR51){VAR20[17]}};
assign VAR42 = {(VAR21 * VAR51){VAR20[18]}};
if (VAR51 == 2) begin
assign VAR6 = {{(VAR7 * VAR51 / 2){VAR20[20]}}, {(VAR7 * VAR51 / 2){VAR20[19]}}};
assign VAR37 = {VAR51{VAR20[21]}};
assign VAR54 = {VAR51{VAR20[22]}};
assign VAR11 = {VAR7 * VAR51{VAR20[23]}};
assign VAR25 = {(VAR13 * VAR51){VAR20[25]}};
end else begin
assign VAR6 = {(VAR7 * VAR51){VAR20[19]}};
assign VAR37 = {VAR51{VAR20[20]}};
assign VAR54 = {VAR51{VAR20[21]}};
assign VAR11 = {VAR7 * VAR51{VAR20[22]}};
assign VAR25 = {(VAR13 * VAR51){VAR20[24]}};
end
end
endgenerate
endmodule
|
gpl-3.0
|
google/skywater-pdk-libs-sky130_fd_sc_hs
|
cells/o211a/sky130_fd_sc_hs__o211a.behavioral.pp.v
| 1,937 |
module MODULE1 (
VAR15,
VAR4,
VAR3 ,
VAR7 ,
VAR9 ,
VAR14 ,
VAR12
);
input VAR15;
input VAR4;
output VAR3 ;
input VAR7 ;
input VAR9 ;
input VAR14 ;
input VAR12 ;
wire VAR12 VAR5 ;
wire VAR1 ;
wire VAR11;
or VAR10 (VAR5 , VAR9, VAR7 );
and VAR8 (VAR1 , VAR5, VAR14, VAR12 );
VAR13 VAR2 (VAR11, VAR1, VAR15, VAR4);
buf VAR6 (VAR3 , VAR11 );
endmodule
|
apache-2.0
|
hanw/connectal
|
verilog/SyncReset.v
| 2,988 |
module MODULE1 (
VAR2,
VAR5,
VAR4
);
parameter VAR3 = 1 ;
input VAR5 ;
input VAR2 ;
output VAR4 ;
reg VAR7;
reg [VAR3:1] VAR6 ;
wire [VAR3+1:0] VAR1 = {VAR6, VAR7, ~ VAR9};
assign VAR4 = VAR6[VAR3] ;
always @( posedge VAR5 ) begin
if (VAR2 == VAR9)
begin
VAR7 <= VAR8 VAR9 ;
VAR6 <= VAR8 {(VAR3) {VAR9}} ;
end
else
begin
VAR7 <= VAR8 VAR1[0];
VAR6 <= VAR8 VAR1[VAR3:1];
end
end
begin
VAR6 = {(VAR3 + 1) {~ VAR9 }} ;
end
endmodule
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_lp
|
cells/o22ai/sky130_fd_sc_lp__o22ai_lp.v
| 2,360 |
module MODULE1 (
VAR1 ,
VAR9 ,
VAR10 ,
VAR2 ,
VAR5 ,
VAR3,
VAR11,
VAR4 ,
VAR6
);
output VAR1 ;
input VAR9 ;
input VAR10 ;
input VAR2 ;
input VAR5 ;
input VAR3;
input VAR11;
input VAR4 ;
input VAR6 ;
VAR7 VAR8 (
.VAR1(VAR1),
.VAR9(VAR9),
.VAR10(VAR10),
.VAR2(VAR2),
.VAR5(VAR5),
.VAR3(VAR3),
.VAR11(VAR11),
.VAR4(VAR4),
.VAR6(VAR6)
);
endmodule
module MODULE1 (
VAR1 ,
VAR9,
VAR10,
VAR2,
VAR5
);
output VAR1 ;
input VAR9;
input VAR10;
input VAR2;
input VAR5;
supply1 VAR3;
supply0 VAR11;
supply1 VAR4 ;
supply0 VAR6 ;
VAR7 VAR8 (
.VAR1(VAR1),
.VAR9(VAR9),
.VAR10(VAR10),
.VAR2(VAR2),
.VAR5(VAR5)
);
endmodule
|
apache-2.0
|
litex-hub/pythondata-cpu-blackparrot
|
pythondata_cpu_blackparrot/system_verilog/black-parrot/external/basejump_stl/hard/tsmc_180_250/bsg_misc/bsg_and.v
| 1,546 |
if (VAR20 && (VAR19==VAR2)) \
begin: VAR7 \
VAR12 VAR17 (.VAR4(VAR9),.VAR16(VAR6),.VAR10); \
end
module MODULE1 #(parameter VAR1(VAR19)
, parameter VAR20=0
)
(input [VAR19-1:0] VAR9
, input [VAR19-1:0] VAR6
, output [VAR19-1:0] VAR10
);
begin :VAR14
end
VAR3 assert(VAR20==0) else ("## %VAR18 VAR13 VAR8 VAR15 VAR5 VAR11 VAR7");
assign VAR10 = VAR9 & VAR6;
end
endmodule
|
bsd-3-clause
|
ShepardSiegel/ocpi
|
coregen/dram_k7_mig12/mig_7series_v1_2/user_design/rtl/ui/ui_cmd.v
| 7,860 |
module MODULE1 #
(
parameter VAR30 = 100,
parameter VAR37 = 33,
parameter VAR46 = 3,
parameter VAR15 = 12,
parameter VAR17 = 5,
parameter VAR5 = 2,
parameter VAR1 = 16,
parameter VAR57 = 4,
parameter VAR50 = "VAR47"
)
(
VAR44, VAR28, VAR42, VAR2, VAR36, VAR20, VAR6, VAR12, VAR26,
VAR31, VAR35, VAR33,
rst, clk, VAR11, VAR7, VAR39, VAR8, VAR41,
VAR18, VAR32, VAR22, VAR16, VAR55
);
input rst;
input clk;
input VAR11;
input VAR7;
input VAR39;
wire VAR43 = VAR11 && ~VAR7 && ~VAR39;
reg VAR45 = 1'b0;
output wire VAR44;
assign VAR44 = VAR45;
input [VAR37-1:0] VAR8;
input [2:0] VAR41;
input VAR18;
input VAR32;
input VAR22;
reg [VAR37-1:0] VAR40 = {VAR37{1'b0}};
reg [VAR37-1:0] VAR58 = {VAR37{1'b0}};
reg [2:0] VAR25;
reg [2:0] VAR51;
reg VAR56;
reg VAR4;
reg VAR38;
reg VAR54;
reg VAR49;
reg VAR29;
wire [VAR37-1:0] VAR53 = VAR45 && VAR22 ? VAR8 : VAR40;
wire [VAR37-1:0] VAR21 = VAR45 ? VAR40 : VAR58;
wire [2:0] VAR13 = VAR45 ? VAR41 : VAR25;
wire [2:0] VAR52 = VAR45 ? VAR25 : VAR51;
wire VAR3 = VAR45 ? VAR18 : VAR56;
wire VAR19 = VAR45 ? VAR56 : VAR4;
wire VAR14 = VAR45 ? VAR32 : VAR38;
wire VAR9 = VAR45 ? VAR38 : VAR54;
wire VAR48 = ~rst && (VAR45 ? VAR22 : VAR49);
wire VAR34 = ~rst && (VAR45 ? VAR49 : VAR29);
always @(posedge clk) begin
end
wire VAR24 = VAR29 && VAR45;
output wire VAR28;
assign VAR28 = VAR24;
output wire [VAR5-1:0] VAR42;
output wire [VAR46-1:0] VAR2;
output wire [VAR1-1:0] VAR36;
output wire [VAR15-1:0] VAR20;
output wire VAR6;
output wire [2:0] VAR12;
output wire VAR26;
assign VAR20 = VAR45
? VAR40[0+:VAR15]
: VAR58[0+:VAR15];
generate
begin
if (VAR50 == "VAR23")
begin
assign VAR36 = VAR45
? VAR40[VAR15+VAR46+:VAR1]
: VAR58[VAR15+VAR46+:VAR1];
assign VAR2 = VAR45
? VAR40[VAR15+:VAR46]
: VAR58[VAR15+:VAR46];
end
else
begin
assign VAR36 = VAR45
? VAR40[VAR15+:VAR1]
: VAR58[VAR15+:VAR1];
assign VAR2 = VAR45
? VAR40[VAR15+VAR1+:VAR46]
: VAR58[VAR15+VAR1+:VAR46];
end
end
endgenerate
assign VAR42 = (VAR57 == 1)
? 1'b0
: VAR45
? VAR40[VAR15+VAR1+VAR46+:VAR5]
: VAR58[VAR15+VAR1+VAR46+:VAR5];
assign VAR6 = VAR45
? VAR56
: VAR4;
assign VAR12 = VAR45
? VAR25
: VAR51;
assign VAR26 = VAR45
? VAR38
: VAR54;
wire VAR27 = VAR24 && VAR45;
wire rd = VAR51[1:0] == 2'b01;
wire wr = VAR51[1:0] == 2'b00;
wire VAR10 = VAR51[1:0] == 2'b11;
wire write = wr || VAR10;
output wire VAR31;
assign VAR31 = VAR27 && rd;
output wire VAR35;
assign VAR35 = VAR27 && write;
input [VAR17-1:0] VAR16;
input [VAR17-1:0] VAR55;
output wire [VAR17-1:0] VAR33;
assign VAR33 = ~write ? VAR55 : VAR16;
endmodule
|
lgpl-3.0
|
elkhadiy/xph-leons
|
grlib-gpl-1.4.1-b4156/lib/opencores/ge_1000baseX/ge_1000baseX_mdio.v
| 10,391 |
module MODULE1 #(
parameter VAR8 = 5'b00000
) (
input reset,
input VAR48,
input VAR22,
output VAR16,
output VAR15,
output [4:0] VAR37,
input [15:0] VAR7,
output [15:0] VAR49,
output reg VAR14
);
enum logic [3:0] {
localparam
VAR41 = 0,
VAR10 = 1,
VAR11 = 2,
VAR3 = 3,
VAR12 = 4,
VAR19 = 5,
VAR40 = 6,
VAR17 = 7,
VAR5 = 8
} VAR44, VAR4;
; reg [3:0] VAR44, VAR4;
reg [5:0] VAR32;
assign VAR9 = (VAR32 == 31);
always @(posedge VAR48 or posedge reset)
if (reset)
VAR32 <= 0;
else
VAR32 <= (VAR22 & ~VAR9) ? VAR32 + 1 :
(VAR22 & VAR9) ? VAR32 : 0;
reg VAR34; reg [4:0] VAR26;
always @(posedge VAR48 or posedge reset)
if (reset)
VAR26 <= 0;
else
VAR26 <= (VAR34) ? VAR26 + 1 : 0;
assign VAR2 = (VAR26 == 1);
assign VAR28 = (VAR26 == 6);
assign VAR1 = (VAR26 == 11);
assign VAR30 = (VAR26 == 12);
assign VAR18 = (VAR26 == 13);
assign VAR13 = (VAR26 == 29);
reg VAR39; reg VAR23;
always @(posedge VAR48 or posedge reset)
if (reset)
VAR39 <= 0;
else
if (VAR23) VAR39 <= VAR22;
assign VAR29 = ~VAR39 & VAR22;
reg [1:0] VAR38; reg VAR46;
always @(posedge VAR48 or posedge reset)
if (reset)
VAR38 <= 0;
else
if (VAR46) VAR38 <= { VAR38[0], VAR22};
assign VAR33 = (VAR38 == 2'b10); assign VAR27 = (VAR38 == 2'b01);
assign VAR42 = ~VAR33 & ~VAR27;
reg [4:0] VAR35; reg VAR43;
always @(posedge VAR48 or posedge reset)
if (reset)
VAR35 <= 0;
else
if (VAR43) VAR35 <= { VAR35[3:0], VAR22};
assign VAR47 = (VAR35 == VAR8);
reg [4:0] VAR45; reg VAR24;
always @(posedge VAR48 or posedge reset)
if (reset)
VAR45 <= 0;
else
if (VAR24) VAR45 <= { VAR45[3:0], VAR22};
assign VAR37 = VAR45;
reg [15:0] VAR20; reg VAR21;
always @(posedge VAR48 or posedge reset)
if (reset)
VAR20 <= 0;
else
if (VAR21) VAR20 <= { VAR20[14:0], VAR22};
assign VAR49 = VAR20;
reg [15:0] VAR25; reg VAR36, VAR31;
always @(posedge VAR48 or posedge reset)
if (reset)
VAR25 <= 0;
else
if (VAR36) VAR25 <= VAR7;
else if (VAR31) VAR25 <= { VAR25[14:0], 1'b0 };
assign VAR15 = (VAR18 & VAR33) | VAR31;
assign VAR16 = (VAR30 & VAR33) ? 1'VAR6 : ((VAR18 & VAR33) ? 1'b0 : VAR25[15]);
always @(posedge VAR48 or posedge reset)
VAR44 <= (reset) ? VAR41 : VAR4;
always @*
begin
VAR4 = VAR44;
VAR34 = 0; VAR23 = 0;
VAR46 = 0; VAR43 = 0; VAR24 = 0;
VAR21 = 0; VAR36 = 0; VAR31 = 0;
VAR14 = 0;
case (VAR44)
VAR41:
begin
VAR4 = (VAR9 & ~VAR22) ? VAR10 : VAR41;
end
VAR10:
begin
VAR4 = (VAR22) ? VAR11: VAR41;
end
VAR11:
begin
VAR34 = 1; VAR46 = 1;
VAR4 = (VAR2) ? VAR3 : VAR11;
end
VAR3:
begin
VAR34 = 1; VAR43 = 1;
VAR4 = (VAR28) ? VAR12 : VAR3;
end
VAR12:
begin
if (VAR47) begin
VAR34 = 1; VAR24 = 1;
VAR4 = (VAR1) ? VAR19 : VAR12;
end
else
VAR4 = VAR41;
end
VAR19:
begin
VAR34 = 1;
if (VAR18) begin
VAR36 = VAR33;
VAR4 = (VAR33) ? VAR17 :
(VAR27) ? VAR40 : VAR41;
end
end
VAR40:
begin
VAR34 = 1; VAR21 = 1;
VAR4 = (VAR13) ? VAR5 : VAR40;
end
VAR17:
begin
VAR34 = 1; VAR31 = 1;
VAR4 = (VAR13) ? VAR41 : VAR17;
end
VAR5:
begin
VAR14 = 1; VAR4 = VAR41;
end
endcase
end
endmodule
|
gpl-2.0
|
jon-whit/4-bit_comp
|
verilog modules/internal_rom.v
| 1,617 |
module MODULE1(clk, VAR1, VAR2, VAR3, VAR5);
input clk, VAR1, VAR2;
output reg [7:0] VAR3;
output reg VAR5;
reg [3:0] VAR4;
always@(posedge clk)
if(VAR1)
VAR4 <= 0;
else if(~VAR5)
begin
if(VAR2 & (VAR4 < 10))
VAR4 <= VAR4 + 1;
end
else
VAR4 <= 0;
always@(*)
begin
VAR5 = 1'b0;
case(VAR4)
0: VAR3 = 8'b00000101; 1: VAR3 = 8'b00010100; 2: VAR3 = 8'b00100011; 3: VAR3 = 8'b00110010; 4: VAR3 = 8'b11011001; 5: VAR3 = 8'b11000100; 6: VAR3 = 8'b11101110; 7: VAR3 = 8'b11010011; 8: VAR3 = 8'b01000000; 9: VAR3 = 8'b10000100; default:
begin
VAR5 = 1'b1; VAR3 = 8'b10000000;
end
endcase
end
endmodule
|
mit
|
andrewandrepowell/kernel-on-chip
|
hdl/projects/Nexys4/bd/ip/bd_mig_7series_0_0/bd_mig_7series_0_0/user_design/rtl/axi/mig_7series_v4_0_axi_mc_fifo.v
| 5,741 |
module MODULE1 #
(
parameter VAR18 = 8,
parameter VAR3 = 4,
parameter VAR7 = 16
)
(
input wire clk, input wire rst, input wire VAR17, input wire VAR12, input wire [VAR18-1:0] din, output wire [VAR18-1:0] dout, output wire VAR15,
output wire VAR10, output wire VAR8,
output wire VAR9 );
localparam [VAR3:0] VAR11 = ~(0);
localparam [VAR3-1:0] VAR5 = 0;
localparam [VAR3-1:0] VAR13 = VAR7 - 1;
localparam [VAR3-1:0] VAR6 = VAR7 -2;
reg [VAR18-1:0] memory [VAR7-1:0];
reg [VAR3:0] VAR20;
reg [VAR3:0] VAR4;
wire [VAR3:0] VAR19;
wire [VAR3:0] VAR2;
wire [VAR3-1:0] VAR16;
assign VAR16 = VAR20;
assign dout = memory[VAR16];
always @(posedge clk) begin : VAR14
integer VAR1;
if (VAR17) begin
for (VAR1 = 0; VAR1 < VAR7-1; VAR1 = VAR1 + 1) begin
memory[VAR1+1] <= memory[VAR1];
end
memory[0] <= din;
end
end
always @(posedge clk) begin
if (rst) VAR20 <= VAR11;
end
else VAR20 <= VAR4;
end
assign VAR19 = VAR20 + 1'b1;
assign VAR2 = VAR20 - 1'b1;
always @(*) begin
VAR4 = VAR20;
if ( VAR17 & !VAR12) VAR4 = VAR19;
end
else if (!VAR17 & VAR12) VAR4 = VAR2;
end
assign VAR10 = (VAR20 == VAR13);
assign VAR9 = (VAR20 == VAR11);
assign VAR15 = (VAR20 == VAR6);
assign VAR8 = (VAR20 == VAR5);
endmodule
|
mit
|
ShepardSiegel/ocpi
|
coregen/pcie_4243_trn_v5_gtp_x1_125/pci_exp_1_lane_64b_ep.v
| 10,061 |
module MODULE1 (
VAR62,
VAR67,
VAR53,
VAR32,
VAR12,
VAR70,
VAR7,
VAR54,
VAR9,
VAR21,
VAR43,
VAR18,
VAR23,
VAR25,
VAR33,
VAR69,
VAR39,
VAR61,
VAR64,
VAR45,
VAR19,
VAR2,
VAR38,
VAR26,
VAR74,
VAR20,
VAR30,
VAR51,
VAR37,
VAR72,
VAR73,
VAR22,
VAR6,
VAR56,
VAR13,
VAR68,
VAR28,
VAR27,
VAR55,
VAR47,
VAR14,
VAR17,
VAR34,
VAR35,
VAR49,
VAR15,
VAR3,
VAR50,
VAR59,
VAR42,
VAR41,
VAR63,
VAR8,
VAR60,
VAR1,
VAR52,
VAR40,
VAR58,
VAR57,
VAR65,
VAR11,
VAR36,
VAR10,
VAR48,
VAR44,
VAR66,
VAR16,
VAR29,
VAR71,
VAR46,
VAR4,
VAR5,
VAR31,
VAR24
);
output [(1 - 1):0] VAR62;
output [(1 - 1):0] VAR67;
input [(1 - 1):0] VAR53;
input [(1 - 1):0] VAR32;
output VAR12;
output VAR70;
output VAR7;
input [(64 - 1):0] VAR54;
input [(8 - 1):0] VAR9;
input VAR21;
input VAR43;
input VAR18;
output VAR23;
output VAR25;
input VAR33;
input VAR69;
output [(4 - 1):0] VAR39;
output [(64 - 1):0] VAR61;
output [(8 - 1):0] VAR64;
output VAR45;
output VAR19;
output VAR2;
output VAR38;
input VAR26;
output VAR74;
input VAR20;
output [(7 - 1):0] VAR30;
output [(8 - 1):0] VAR51;
output [(12 - 1):0] VAR37;
output [(8 - 1):0] VAR72;
output [(12 - 1):0] VAR73;
input VAR22;
output [(32 - 1):0] VAR6;
output VAR56;
input [(32 - 1):0] VAR13;
input [(32/8 - 1):0] VAR68;
input [(10 - 1):0] VAR28;
input VAR27;
input VAR55;
input VAR47;
output VAR14;
input VAR17;
input VAR34;
input VAR35;
input VAR49;
input VAR15;
input VAR3;
input VAR59;
input [(48 - 1):0] VAR50;
input VAR42;
output VAR41;
input VAR63;
input [7:0] VAR8;
output [7:0] VAR60;
output [2:0] VAR1;
output VAR52;
output VAR40;
input VAR58;
output [(3 - 1):0] VAR57;
input VAR65;
input [(64 - 1):0] VAR11;
output [(8 - 1):0] VAR36;
output [(5 - 1):0] VAR10;
output [(3 - 1):0] VAR48;
output [(16 - 1):0] VAR44;
output [(16 - 1):0] VAR66;
output [(16 - 1):0] VAR16;
output [(16 - 1):0] VAR29;
output [(16 - 1):0] VAR71;
output [(16 - 1):0] VAR46;
input VAR4;
input VAR5;
input VAR31;
output VAR24;
endmodule
|
lgpl-3.0
|
r2apu/Labo_Digitales
|
L2/miniALU_L2/MiniAlu.v
| 4,851 |
module MODULE1
(
input wire VAR1,
input wire VAR20,
output wire [7:0] VAR33
);
wire [15:0] VAR16,VAR32;
reg VAR37,VAR26;
wire [27:0] VAR28;
wire [3:0] VAR15;
reg signed [15:0] VAR3;
wire [7:0] VAR25,VAR40,VAR2, VAR7, VAR42;
wire [15:0] VAR39,VAR36,VAR38,VAR27;
VAR4 VAR10
(
.VAR48( VAR16 ),
.VAR6( VAR28 )
);
VAR12 VAR5
(
.VAR1( VAR1 ),
.VAR46( VAR37 ),
.VAR34( VAR28[7:0] ),
.VAR11( VAR28[15:8] ),
.VAR23( VAR2 ),
.VAR30( VAR3 ),
.VAR14( VAR39 ),
.VAR18( VAR36 )
);
assign VAR39 = (VAR25 == VAR2) ? VAR3 : VAR39 ;
assign VAR36 = (VAR40 == VAR2) ? VAR3 : VAR36 ;
);
assign VAR38 = (VAR20) ? 8'b0 : VAR2;
VAR45 VAR13
(
.VAR1( VAR1 ),
.VAR20( VAR20 | VAR26 ),
.VAR19( VAR38 + 1 ),
.VAR41( 1'b1 ),
.VAR43( VAR32 )
);
assign VAR16 = (VAR26) ? VAR38 : VAR32;
VAR35 # ( 4 ) VAR8
(
.VAR1(VAR1),
.VAR20(VAR20),
.VAR41(1'b1),
.VAR31(VAR28[27:24]),
.VAR43(VAR15)
);
VAR35 # ( 8 ) VAR44
(
.VAR1(VAR1),
.VAR20(VAR20),
.VAR41(1'b1),
.VAR31(VAR28[7:0]),
.VAR43(VAR25)
);
VAR35 # ( 8 ) VAR24
(
.VAR1(VAR1),
.VAR20(VAR20),
.VAR41(1'b1),
.VAR31(VAR28[15:8]),
.VAR43(VAR40)
);
VAR35 # ( 8 ) VAR29
(
.VAR1(VAR1),
.VAR20(VAR20),
.VAR41(1'b1),
.VAR31(VAR28[23:16]),
.VAR43(VAR2)
);
reg VAR47;
VAR35 # ( 8 ) VAR17
(
.VAR1(VAR1),
.VAR20(VAR20),
.VAR41( VAR47 ),
.VAR31( VAR36 ),
.VAR43( VAR33 )
);
assign VAR27 = {VAR40,VAR25};
always @ ( * )
begin
case (VAR15)
begin
VAR47 <= 1'b0;
VAR26 <= 1'b0;
VAR37 <= 1'b0;
VAR3 <= 0;
end
begin
VAR47 <= 1'b0;
VAR26 <= 1'b0;
VAR37 <= 1'b1;
VAR3 <= VAR36 + VAR39;
end
begin
VAR47 <= 1'b0;
VAR26 <= 1'b0;
VAR37 <= 1'b1;
VAR3 <= -VAR36;
end
begin
VAR47 <= 1'b0;
VAR37 <= 1'b1;
VAR26 <= 1'b0;
VAR3 <= VAR27;
end
begin
VAR47 <= 1'b0;
VAR37 <= 1'b0;
VAR3 <= 0;
if (VAR36 <= VAR39 )
VAR26 <= 1'b1;
end
else
VAR26 <= 1'b0;
end
begin
VAR47 <= 1'b0;
VAR37 <= 1'b0;
VAR3 <= 0;
VAR26 <= 1'b1;
end
begin
VAR47 <= 1'b1;
VAR37 <= 1'b0;
VAR3 <= 0;
VAR26 <= 1'b0;
end
begin
VAR47 <= 1'b0;
VAR37 <= 1'b1;
VAR3 <= VAR39*VAR36;
VAR26 <= 1'b0;
end
begin
VAR47 <= 1'b0;
VAR37 <= 1'b1;
VAR9(VAR39,VAR36,VAR3);
VAR26 <= 1'b0;
end
begin
VAR47 <= 1'b0;
VAR37 <= 1'b1;
VAR21(VAR39,VAR36,VAR3);
VAR26 <= 1'b0;
end
begin
VAR47 <= 1'b0;
VAR26 <= 1'b0;
VAR37 <= 1'b1;
VAR22(VAR39,VAR36,VAR3);
end
begin
VAR47 <= 1'b0;
VAR26 <= 1'b0;
VAR37 <= 1'b1;
VAR22(VAR39,VAR36,VAR3);
end
default:
begin
VAR47 <= 1'b1;
VAR37 <= 1'b0;
VAR3 <= 0;
VAR26 <= 1'b0;
end
endcase
end
endmodule
|
gpl-3.0
|
Digilent/vivado-library
|
ip/video_scaler/hdl/verilog/Mat2AXIvideo.v
| 44,625 |
module MODULE1 (
VAR45,
VAR67,
VAR31,
VAR114,
VAR128,
VAR5,
VAR103,
VAR46,
VAR9,
VAR107,
VAR108,
VAR95,
VAR104,
VAR73,
VAR1,
VAR99,
VAR30,
VAR13,
VAR52,
VAR81,
VAR141,
VAR62,
VAR89,
VAR136,
VAR10,
VAR42,
VAR34,
VAR83,
VAR156,
VAR20,
VAR8
);
parameter VAR120 = 4'd1;
parameter VAR32 = 4'd2;
parameter VAR80 = 4'd4;
parameter VAR69 = 4'd8;
input VAR45;
input VAR67;
input VAR31;
output VAR114;
input VAR128;
output VAR5;
output VAR103;
input [31:0] VAR46;
input VAR9;
output VAR107;
input [31:0] VAR108;
input VAR95;
output VAR104;
input [7:0] VAR73;
input VAR1;
output VAR99;
input [7:0] VAR30;
input VAR13;
output VAR52;
input [7:0] VAR81;
input VAR141;
output VAR62;
output [23:0] VAR89;
output VAR136;
input VAR10;
output [2:0] VAR42;
output [2:0] VAR34;
output [0:0] VAR83;
output [0:0] VAR156;
output [0:0] VAR20;
output [0:0] VAR8;
reg VAR114;
reg VAR5;
reg VAR103;
reg VAR107;
reg VAR104;
reg VAR99;
reg VAR52;
reg VAR62;
reg VAR118;
reg [3:0] VAR3;
wire VAR124;
reg [23:0] VAR40;
reg VAR36;
wire VAR78;
wire VAR37;
wire VAR53;
reg [23:0] VAR22;
reg [23:0] VAR155;
reg VAR7;
reg VAR64;
wire VAR154;
wire VAR145;
wire VAR115;
reg [1:0] VAR135;
wire VAR122;
wire [2:0] VAR91;
reg VAR157;
wire VAR48;
wire VAR39;
wire VAR61;
reg VAR121;
wire VAR33;
reg [1:0] VAR138;
wire [2:0] VAR142;
reg VAR77;
wire VAR55;
wire VAR85;
wire VAR26;
reg VAR18;
wire VAR11;
reg [1:0] VAR66;
reg [0:0] VAR117;
reg VAR92;
wire VAR87;
wire VAR14;
wire VAR47;
reg [0:0] VAR28;
reg [0:0] VAR74;
reg VAR112;
reg VAR27;
wire VAR109;
wire VAR113;
wire VAR90;
reg [1:0] VAR93;
wire VAR70;
reg [0:0] VAR19;
reg VAR79;
wire VAR134;
wire VAR102;
wire VAR98;
reg [0:0] VAR126;
reg [0:0] VAR148;
reg VAR2;
reg VAR133;
wire VAR146;
wire VAR65;
wire VAR143;
reg [1:0] VAR59;
wire VAR82;
wire [0:0] VAR125;
reg VAR147;
wire VAR88;
wire VAR158;
wire VAR24;
reg VAR68;
wire VAR111;
reg [1:0] VAR63;
wire [0:0] VAR151;
reg VAR153;
wire VAR16;
wire VAR72;
wire VAR101;
reg VAR38;
wire VAR12;
reg [1:0] VAR44;
reg VAR119;
reg VAR130;
reg VAR76;
wire VAR75;
reg VAR131;
wire VAR84;
reg [0:0] VAR140;
reg VAR105;
reg VAR15;
reg VAR132;
reg VAR60;
reg [0:0] VAR139;
reg [31:0] VAR29;
reg [31:0] VAR17;
reg VAR6;
reg [31:0] VAR110;
wire [32:0] VAR56;
reg [32:0] VAR57;
wire [0:0] VAR49;
wire VAR58;
reg VAR96;
wire [31:0] VAR123;
reg [31:0] VAR41;
wire [0:0] VAR106;
wire VAR127;
reg VAR150;
reg VAR97;
wire VAR35;
reg VAR149;
reg VAR71;
wire [31:0] VAR4;
reg VAR94;
wire [0:0] VAR51;
reg [0:0] VAR144;
wire [23:0] VAR21;
reg VAR152;
reg VAR100;
reg [31:0] VAR50;
wire VAR43;
reg [0:0] VAR116;
reg VAR23;
wire [32:0] VAR137;
wire [32:0] VAR86;
reg [3:0] VAR25;
reg VAR54;
wire VAR129;
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_ms
|
cells/sdfrbp/sky130_fd_sc_ms__sdfrbp_2.v
| 2,695 |
module MODULE2 (
VAR2 ,
VAR1 ,
VAR6 ,
VAR7 ,
VAR4 ,
VAR12 ,
VAR5,
VAR3 ,
VAR9 ,
VAR13 ,
VAR11
);
output VAR2 ;
output VAR1 ;
input VAR6 ;
input VAR7 ;
input VAR4 ;
input VAR12 ;
input VAR5;
input VAR3 ;
input VAR9 ;
input VAR13 ;
input VAR11 ;
VAR8 VAR10 (
.VAR2(VAR2),
.VAR1(VAR1),
.VAR6(VAR6),
.VAR7(VAR7),
.VAR4(VAR4),
.VAR12(VAR12),
.VAR5(VAR5),
.VAR3(VAR3),
.VAR9(VAR9),
.VAR13(VAR13),
.VAR11(VAR11)
);
endmodule
module MODULE2 (
VAR2 ,
VAR1 ,
VAR6 ,
VAR7 ,
VAR4 ,
VAR12 ,
VAR5
);
output VAR2 ;
output VAR1 ;
input VAR6 ;
input VAR7 ;
input VAR4 ;
input VAR12 ;
input VAR5;
supply1 VAR3;
supply0 VAR9;
supply1 VAR13 ;
supply0 VAR11 ;
VAR8 VAR10 (
.VAR2(VAR2),
.VAR1(VAR1),
.VAR6(VAR6),
.VAR7(VAR7),
.VAR4(VAR4),
.VAR12(VAR12),
.VAR5(VAR5)
);
endmodule
|
apache-2.0
|
EPiCS/soundgates
|
hardware/design/reference/cf_lib/edk/pcores/axi_fifo_v1_00_a/hdl/verilog/address_gray_pipelined.v
| 2,384 |
module MODULE1 (
input VAR19,
input VAR17,
input VAR12,
output reg VAR14,
output [VAR3-1:0] VAR24,
input VAR20,
input VAR11,
output reg VAR23,
input VAR13,
output reg VAR1,
output [VAR3-1:0] VAR7
);
parameter VAR3 = 4;
reg [VAR3:0] VAR7 = 'h00;
reg [VAR3:0] VAR9;
wire [VAR3:0] VAR5;
reg [VAR3:0] VAR2 = 'h00;
reg [VAR3:0] VAR24;
wire [VAR3:0] VAR16;
assign VAR7 = VAR7[VAR3-1:0];
assign VAR24 = VAR24[VAR3-1:0];
always @
begin
if (VAR12 && VAR14)
VAR24 <= VAR2 + 1;
end
else
VAR24 <= VAR2;
end
always @(posedge VAR19)
begin
if (VAR17 == 1'b0) begin
VAR2 <= 'h00;
end else begin
VAR2 <= VAR24;
end
end
VAR26 #(
.VAR15(VAR3 + 1)
) VAR25 (
.VAR8(VAR20),
.VAR10(VAR11),
.VAR4(VAR19),
.VAR21(VAR17),
.VAR22(VAR7),
.VAR18(VAR16)
);
VAR26 #(
.VAR15(VAR3 + 1)
) VAR6 (
.VAR8(VAR19),
.VAR10(VAR17),
.VAR4(VAR20),
.VAR21(VAR11),
.VAR22(VAR2),
.VAR18(VAR5)
);
always @(posedge VAR20)
begin
if (VAR11 == 1'b0) begin
VAR23 <= 1'b1;
VAR1 <= 1'b1;
end else begin
VAR23 <= (VAR5[VAR3] == VAR9[VAR3] ||
VAR5[VAR3-1:0] != VAR9[VAR3-1:0]);
VAR1 <= VAR5 == VAR9;
end
end
always @(posedge VAR19)
begin
if (VAR11 == 1'b0)
VAR14 <= 1'b0;
end
else begin
VAR14 <= VAR16 != VAR24;
end
end
endmodule
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_hvl
|
cells/conb/sky130_fd_sc_hvl__conb.pp.blackbox.v
| 1,259 |
module MODULE1 (
VAR3 ,
VAR6 ,
VAR5,
VAR2,
VAR4 ,
VAR1
);
output VAR3 ;
output VAR6 ;
input VAR5;
input VAR2;
input VAR4 ;
input VAR1 ;
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_ms
|
cells/a21oi/sky130_fd_sc_ms__a21oi.functional.v
| 1,420 |
module MODULE1 (
VAR4 ,
VAR6,
VAR8,
VAR1
);
output VAR4 ;
input VAR6;
input VAR8;
input VAR1;
wire VAR9 ;
wire VAR7;
and VAR5 (VAR9 , VAR6, VAR8 );
nor VAR3 (VAR7, VAR1, VAR9 );
buf VAR2 (VAR4 , VAR7 );
endmodule
|
apache-2.0
|
ultraembedded/riscv
|
top_tcm_wrapper/riscv_tcm_wrapper.v
| 12,878 |
module MODULE1
parameter VAR87 = 0
,parameter VAR205 = 0
,parameter VAR25 = 0
,parameter VAR29 = 0
,parameter VAR201 = 32'hffffffff
)
(
input VAR196
,input VAR235
,input VAR122
,input VAR171
,input VAR256
,input VAR74
,input [ 1:0] VAR231
,input [ 3:0] VAR168
,input VAR173
,input VAR145
,input [ 31:0] VAR152
,input [ 1:0] VAR50
,input [ 3:0] VAR117
,input VAR222
,input VAR203
,input [ 31:0] VAR207
,input [ 3:0] VAR102
,input [ 7:0] VAR19
,input [ 1:0] VAR30
,input VAR40
,input [ 31:0] VAR225
,input [ 3:0] VAR244
,input VAR116
,input VAR53
,input VAR224
,input [ 31:0] VAR51
,input [ 3:0] VAR104
,input [ 7:0] VAR202
,input [ 1:0] VAR217
,input VAR113
,input [ 31:0] VAR262
,output VAR257
,output [ 31:0] VAR68
,output [ 3:0] VAR85
,output [ 7:0] VAR20
,output [ 1:0] VAR13
,output VAR239
,output [ 31:0] VAR198
,output [ 3:0] VAR56
,output VAR190
,output VAR27
,output VAR119
,output [ 31:0] VAR95
,output [ 3:0] VAR90
,output [ 7:0] VAR249
,output [ 1:0] VAR3
,output VAR72
,output VAR226
,output VAR170
,output VAR130
,output [ 1:0] VAR188
,output [ 3:0] VAR75
,output VAR109
,output VAR193
,output [ 31:0] VAR212
,output [ 1:0] VAR98
,output [ 3:0] VAR52
,output VAR111
);
wire [ 31:0] VAR163;
wire [ 31:0] VAR21;
wire VAR189;
wire VAR10;
wire [ 3:0] VAR259;
wire VAR22;
wire VAR38;
wire VAR153;
wire VAR162;
wire [ 10:0] VAR120;
wire [ 10:0] VAR250;
wire VAR48;
wire [ 31:0] VAR214;
wire VAR253;
wire VAR26;
wire [ 10:0] VAR49;
wire [ 31:0] VAR126;
wire VAR15;
wire [ 10:0] VAR33;
wire [ 31:0] VAR158;
wire VAR211;
wire VAR24;
wire VAR167;
wire [ 10:0] VAR64;
wire VAR139;
wire [ 31:0] VAR4 = VAR205;
wire VAR150;
wire VAR192;
wire VAR9;
wire [ 31:0] VAR197;
wire VAR44;
wire [ 31:0] VAR2 = VAR87;
wire [ 31:0] VAR96;
wire VAR227;
wire [ 31:0] VAR37;
wire VAR241;
wire [ 31:0] VAR195;
wire VAR230;
wire VAR154;
wire VAR65;
wire VAR118;
wire [ 3:0] VAR229;
wire VAR108;
wire [ 31:0] VAR114;
wire [ 10:0] VAR70;
wire [ 31:0] VAR166;
wire VAR129;
wire VAR179;
wire [ 3:0] VAR133;
wire VAR66;
wire VAR105;
wire VAR91;
VAR206
.VAR29(VAR29)
,.VAR201(VAR201)
)
VAR200
(
.VAR196(VAR196)
,.VAR235(VAR122)
,.VAR77(VAR214)
,.VAR82(VAR91)
,.VAR11(VAR26)
,.VAR264(VAR230)
,.VAR47(VAR120)
,.VAR34(VAR48)
,.VAR89(VAR108)
,.VAR236(VAR227)
,.VAR161(VAR166)
,.VAR262(VAR262[0:0])
,.VAR245(VAR2)
,.VAR142(VAR4)
,.VAR169(VAR96)
,.VAR124(VAR126)
,.VAR160(VAR150)
,.VAR43(VAR229)
,.VAR187(VAR153)
,.VAR45(VAR70)
,.VAR63(VAR15)
,.VAR93(VAR139)
,.VAR101(VAR10)
,.VAR60(VAR22)
,.VAR238(VAR241)
,.VAR191(VAR65)
,.VAR151(VAR163)
);
VAR258
.VAR25(VAR25)
)
VAR1
(
.VAR196(VAR196)
,.VAR235(VAR235)
,.VAR80(VAR96)
,.VAR260(VAR126)
,.VAR251(VAR150)
,.VAR220(VAR229)
,.VAR183(VAR153)
,.VAR186(VAR70)
,.VAR265(VAR15)
,.VAR14(VAR139)
,.VAR132(VAR10)
,.VAR88(VAR21)
,.VAR71(VAR154)
,.VAR177(VAR24)
,.VAR218(VAR105)
,.VAR84(VAR64)
,.VAR79(VAR197)
,.VAR232(VAR38)
,.VAR237(VAR192)
,.VAR141(VAR211)
,.VAR123(VAR250)
,.VAR58(VAR214)
,.VAR176(VAR91)
,.VAR8(VAR26)
,.VAR128(VAR230)
,.VAR156(VAR120)
,.VAR135(VAR158)
,.VAR165(VAR37)
,.VAR100(VAR167)
,.VAR263(VAR259)
,.VAR140(VAR189)
,.VAR164(VAR33)
,.VAR76(VAR253)
,.VAR55(VAR179)
,.VAR144(VAR162)
,.VAR240(VAR195)
,.VAR233(VAR114)
,.VAR194(VAR9)
,.VAR175(VAR133)
,.VAR180(VAR129)
,.VAR62(VAR49)
,.VAR184(VAR44)
,.VAR147(VAR118)
,.VAR78(VAR66)
);
VAR17
VAR6
(
.VAR196(VAR196)
,.VAR235(VAR235)
,.VAR157(VAR22)
,.VAR42(VAR241)
,.VAR213(VAR65)
,.VAR138(VAR163)
,.VAR137(VAR158)
,.VAR134(VAR37)
,.VAR112(VAR167)
,.VAR209(VAR259)
,.VAR185(VAR189)
,.VAR110(VAR33)
,.VAR59(VAR253)
,.VAR18(VAR179)
,.VAR31(VAR162)
,.VAR41(VAR203)
,.VAR159(VAR207)
,.VAR99(VAR102)
,.VAR136(VAR19)
,.VAR246(VAR30)
,.VAR97(VAR40)
,.VAR57(VAR225)
,.VAR234(VAR244)
,.VAR81(VAR116)
,.VAR7(VAR53)
,.VAR223(VAR224)
,.VAR115(VAR51)
,.VAR107(VAR104)
,.VAR248(VAR202)
,.VAR35(VAR217)
,.VAR46(VAR113)
,.VAR228(VAR48)
,.VAR255(VAR108)
,.VAR146(VAR227)
,.VAR125(VAR166)
,.VAR131(VAR21)
,.VAR127(VAR154)
,.VAR208(VAR24)
,.VAR143(VAR105)
,.VAR216(VAR64)
,.VAR178(VAR226)
,.VAR221(VAR170)
,.VAR261(VAR130)
,.VAR215(VAR188)
,.VAR106(VAR75)
,.VAR69(VAR109)
,.VAR148(VAR193)
,.VAR94(VAR212)
,.VAR54(VAR98)
,.VAR121(VAR52)
,.VAR219(VAR111)
);
VAR181
VAR36
(
.VAR196(VAR196)
,.VAR235(VAR235)
,.VAR80(VAR195)
,.VAR260(VAR114)
,.VAR251(VAR9)
,.VAR220(VAR133)
,.VAR183(VAR129)
,.VAR186(VAR49)
,.VAR265(VAR44)
,.VAR14(VAR118)
,.VAR132(VAR66)
,.VAR12(VAR171)
,.VAR67(VAR256)
,.VAR86(VAR74)
,.VAR83(VAR231)
,.VAR5(VAR168)
,.VAR16(VAR173)
,.VAR182(VAR145)
,.VAR73(VAR152)
,.VAR149(VAR50)
,.VAR174(VAR117)
,.VAR28(VAR222)
,.VAR58(VAR197)
,.VAR176(VAR38)
,.VAR8(VAR192)
,.VAR128(VAR211)
,.VAR156(VAR250)
,.VAR252(VAR257)
,.VAR172(VAR68)
,.VAR243(VAR85)
,.VAR23(VAR20)
,.VAR204(VAR13)
,.VAR210(VAR239)
,.VAR39(VAR198)
,.VAR32(VAR56)
,.VAR103(VAR190)
,.VAR247(VAR27)
,.VAR155(VAR119)
,.VAR254(VAR95)
,.VAR61(VAR90)
,.VAR92(VAR249)
,.VAR199(VAR3)
,.VAR242(VAR72)
);
endmodule
|
bsd-3-clause
|
Cosmos-OpenSSD/Cosmos-plus-OpenSSD
|
project/Predefined/2Ch8Way-1.0.3/IPRepo-1.0.3/V2NFC100DDR/src/NPM_Toggle_PHYOutMux.v
| 26,283 |
module MODULE1
(
parameter VAR10 = 4
)
(
VAR94 ,
VAR59 ,
VAR74 ,
VAR24 ,
VAR13 ,
VAR54 ,
VAR75 ,
VAR56 ,
VAR63 ,
VAR32 ,
VAR57 ,
VAR52 ,
VAR42 ,
VAR30 ,
VAR39 ,
VAR95 ,
VAR27 ,
VAR33 ,
VAR28 ,
VAR87 ,
VAR88 ,
VAR84 ,
VAR3 ,
VAR49 ,
VAR43 ,
VAR61 ,
VAR6 ,
VAR72 ,
VAR79 ,
VAR9 ,
VAR89 ,
VAR2 ,
VAR21 ,
VAR22 ,
VAR11 ,
VAR1 ,
VAR34 ,
VAR48 ,
VAR93 ,
VAR36 ,
VAR86 ,
VAR82 ,
VAR47 ,
VAR8 ,
VAR62 ,
VAR90 ,
VAR64 ,
VAR44 ,
VAR92 ,
VAR46 ,
VAR26 ,
VAR38 ,
VAR14 ,
VAR50 ,
VAR81 ,
VAR71 ,
VAR40 ,
VAR67 ,
VAR5 ,
VAR77 ,
VAR78 ,
VAR55 ,
VAR16 ,
VAR7 ,
VAR12 ,
VAR60 ,
VAR96 ,
VAR37 ,
VAR4 ,
VAR68 ,
VAR23 ,
VAR45 ,
VAR69 ,
VAR18 ,
VAR29 ,
VAR73 ,
VAR65
);
input [7:0] VAR94 ;
input VAR59 ;
input [2*VAR10 - 1:0] VAR74 ;
input VAR24 ;
input VAR13 ;
input VAR54 ;
input [7:0] VAR75 ;
input VAR56 ;
input VAR63 ;
input VAR32 ;
input VAR57 ;
input VAR52 ;
input VAR42 ;
input VAR30 ;
input VAR39 ;
input [2:0] VAR95 ;
input VAR27 ;
input [4:0] VAR33 ;
input [7:0] VAR28 ;
input [31:0] VAR87 ;
input [2*VAR10 - 1:0] VAR88 ;
input [3:0] VAR84 ;
input [3:0] VAR3 ;
input [3:0] VAR49 ;
input [3:0] VAR43 ;
input VAR61 ;
input VAR6 ;
input [7:0] VAR72 ;
input [31:0] VAR79 ;
input [2*VAR10 - 1:0] VAR9 ;
input [3:0] VAR89 ;
input [3:0] VAR2 ;
input [3:0] VAR21 ;
input VAR22 ;
input VAR11 ;
input [7:0] VAR1 ;
input [31:0] VAR34 ;
input [2*VAR10 - 1:0] VAR48 ;
input [3:0] VAR93 ;
input [3:0] VAR36 ;
input [3:0] VAR86 ;
input VAR82 ;
input VAR47 ;
input VAR8 ;
input VAR62 ;
input [2:0] VAR90 ;
input [2*VAR10 - 1:0] VAR64 ;
input [3:0] VAR44 ;
input [3:0] VAR92 ;
input [3:0] VAR46 ;
input [3:0] VAR26 ;
input VAR38 ;
input VAR14 ;
input [7:0] VAR50 ;
input [2*VAR10 - 1:0] VAR81 ;
input [3:0] VAR71 ;
input [3:0] VAR40 ;
input [3:0] VAR67 ;
input [3:0] VAR5 ;
input VAR77 ;
output VAR78 ;
output VAR55 ;
output VAR16 ;
output VAR7 ;
output VAR12 ;
output [2:0] VAR60 ;
output VAR96 ;
output [4:0] VAR37 ;
output [7:0] VAR4 ;
output [31:0] VAR68 ;
output [2*VAR10 - 1:0] VAR23 ;
output [3:0] VAR45 ;
output [3:0] VAR69 ;
output [3:0] VAR18 ;
output [3:0] VAR29 ;
output VAR73 ;
output VAR65 ;
wire VAR58 ;
reg VAR25 ;
reg VAR70 ;
reg VAR53 ;
reg VAR19 ;
reg VAR80 ;
reg [2:0] VAR15 ;
reg VAR41 ;
reg [4:0] VAR66 ;
reg [7:0] VAR35 ;
reg [31:0] VAR85 ;
reg [2*VAR10 - 1:0] VAR51 ;
reg [3:0] VAR76 ;
reg [3:0] VAR20 ;
reg [3:0] VAR31 ;
reg [3:0] VAR17 ;
reg VAR83 ;
reg VAR91 ;
assign VAR58 = ~( |(VAR94[7:0]) );
always @ begin
if (VAR94[6]) begin VAR70 <= VAR24;
end else begin VAR70 <= VAR52;
end
end
always @ begin
if (VAR94[6]) begin VAR19 <= VAR13;
end else if (VAR94[1]) begin VAR19 <= VAR8;
end else begin VAR19 <= VAR30;
end
end
always @ begin
if (VAR94[1]) begin VAR15[2:0] <= VAR90[2:0];
end else begin VAR15[2:0] <= VAR95[2:0];
end
end
always @ begin
VAR66[4:0] <= VAR33[4:0];
end
always @ begin
if (VAR94[3]) begin VAR85[31:0] <= VAR79[31:0];
end else if (VAR94[2]) begin VAR85[31:0] <= VAR34[31:0];
end else begin VAR85[31:0] <= VAR87[31:0];
end
end
always @ begin
if (VAR94[1]) begin VAR76[3:0] <= VAR44[3:0];
end else if (VAR94[0]) begin VAR76[3:0] <= VAR71[3:0];
end else begin VAR76[3:0] <= VAR84[3:0];
end
end
always @ begin
if (VAR94[3]) begin VAR31[3:0] <= VAR2[3:0];
end else if (VAR94[2]) begin VAR31[3:0] <= VAR36[3:0];
end else if (VAR94[1]) begin VAR31[3:0] <= VAR46[3:0];
end else if (VAR94[0]) begin VAR31[3:0] <= VAR67[3:0];
end else begin VAR31[3:0] <= VAR49[3:0];
end
end
always @ begin
if (VAR94[6]) begin VAR83 <= VAR56;
end else if (VAR94[3]) begin VAR83 <= VAR22;
end else if (VAR94[2]) begin VAR83 <= VAR82;
end else if (VAR94[1]) begin VAR83 <= VAR38;
end else if (VAR94[0]) begin VAR83 <= VAR77;
end else begin VAR83 <= VAR61;
end
end
always @ (*) begin
if (VAR94[3]) begin VAR91 <= VAR11;
end else if (VAR94[2]) begin VAR91 <= VAR47;
end else if (VAR94[1]) begin VAR91 <= VAR14;
end else begin VAR91 <= VAR6;
end
end
assign VAR78 = VAR25;
assign VAR55 = VAR70;
assign VAR16 = VAR53;
assign VAR7 = VAR19;
assign VAR12 = VAR80;
assign VAR60[2:0] = VAR15[2:0];
assign VAR96 = VAR41;
assign VAR37[4:0] = VAR66[4:0];
assign VAR4[7:0] = VAR35[7:0];
assign VAR68[31:0] = VAR85[31:0];
assign VAR23 = VAR51;
assign VAR45[3:0] = VAR76[3:0];
assign VAR69[3:0] = VAR20[3:0];
assign VAR18[3:0] = VAR31[3:0];
assign VAR29[3:0] = VAR17[3:0];
assign VAR73 = VAR83;
assign VAR65 = VAR91;
endmodule
|
gpl-3.0
|
mistryalok/Zedboard
|
learning/opencv_hls/xapp1167_vivado/sw/fast-corner/prj/solution1/syn/verilog/FIFO_image_filter_p_src_data_stream_1_V.v
| 3,017 |
module MODULE1 (
clk,
VAR2,
VAR4,
VAR17,
VAR14);
parameter VAR23 = 32'd8;
parameter VAR22 = 32'd1;
parameter VAR13 = 32'd2;
input clk;
input [VAR23-1:0] VAR2;
input VAR4;
input [VAR22-1:0] VAR17;
output [VAR23-1:0] VAR14;
reg[VAR23-1:0] VAR9 [0:VAR13-1];
integer VAR11;
always @ (posedge clk)
begin
if (VAR4)
begin
for (VAR11=0;VAR11<VAR13-1;VAR11=VAR11+1)
VAR9[VAR11+1] <= VAR9[VAR11];
VAR9[0] <= VAR2;
end
end
assign VAR14 = VAR9[VAR17];
endmodule
module MODULE2 (
clk,
reset,
VAR6,
VAR20,
VAR24,
VAR26,
VAR25,
VAR7,
VAR21,
VAR1);
parameter VAR10 = "VAR8";
parameter VAR23 = 32'd8;
parameter VAR22 = 32'd1;
parameter VAR13 = 32'd2;
input clk;
input reset;
output VAR6;
input VAR20;
input VAR24;
output[VAR23 - 1:0] VAR26;
output VAR25;
input VAR7;
input VAR21;
input[VAR23 - 1:0] VAR1;
wire[VAR22 - 1:0] VAR16 ;
wire[VAR23 - 1:0] VAR18, VAR19;
reg[VAR22:0] VAR12 = {(VAR22+1){1'b1}};
reg VAR3 = 0, VAR27 = 1;
assign VAR6 = VAR3;
assign VAR25 = VAR27;
assign VAR18 = VAR1;
assign VAR26 = VAR19;
always @ (posedge clk) begin
if (reset == 1'b1)
begin
VAR12 <= ~{VAR22+1{1'b0}};
VAR3 <= 1'b0;
VAR27 <= 1'b1;
end
else begin
if (((VAR24 & VAR20) == 1 & VAR3 == 1) &&
((VAR21 & VAR7) == 0 | VAR27 == 0))
begin
VAR12 <= VAR12 -1;
if (VAR12 == 0)
VAR3 <= 1'b0;
VAR27 <= 1'b1;
end
else if (((VAR24 & VAR20) == 0 | VAR3 == 0) &&
((VAR21 & VAR7) == 1 & VAR27 == 1))
begin
VAR12 <= VAR12 +1;
VAR3 <= 1'b1;
if (VAR12 == VAR13-2)
VAR27 <= 1'b0;
end
end
end
assign VAR16 = VAR12[VAR22] == 1'b0 ? VAR12[VAR22-1:0]:{VAR22{1'b0}};
assign VAR5 = (VAR21 & VAR7) & VAR27;
MODULE1
.VAR23(VAR23),
.VAR22(VAR22),
.VAR13(VAR13))
VAR15 (
.clk(clk),
.VAR2(VAR18),
.VAR4(VAR5),
.VAR17(VAR16),
.VAR14(VAR19));
endmodule
|
gpl-3.0
|
cpulabs/gci-std-display
|
rtl/display_controller/gci_std_display_register.v
| 2,952 |
module MODULE1 #(
parameter VAR19 = 307200 (
input wire VAR27,
input wire VAR1,
input wire VAR2,
input wire VAR22,
input wire [3:0] VAR24,
input wire [31:0] VAR14,
input wire VAR29,
output wire VAR16,
input wire [3:0] VAR11,
output wire VAR15,
input wire VAR6,
output wire [31:0] VAR13,
output VAR23,
output [1:0] VAR10
);
localparam VAR28 = 4'h0;
localparam VAR18 = 4'h2;
localparam VAR20 = 4'h3;
wire VAR3 = VAR22 && VAR24 == VAR28;
wire VAR26 = VAR22 && VAR24 == VAR18;
reg [11:0] VAR8;
reg [11:0] VAR21;
reg [6:0] VAR4;
always@(posedge VAR27 or negedge VAR1)begin
if(!VAR1)begin
VAR8 <= 12'h0;
VAR21 <= 12'h0;
VAR4 <= 7'h0;
end
else if(!VAR2)begin
VAR8 <= 12'h0;
VAR21 <= 12'h0;
VAR4 <= 7'h0;
end
else begin
if(VAR3)begin
VAR8 <= VAR14[11:1];
VAR21 <= VAR14[23:12];
VAR4 <= VAR14[30:24];
end
end
end
wire [31:0] VAR5 = {1'b0, VAR4, VAR21, VAR8};
reg [1:0] VAR9;
reg VAR7;
always@(posedge VAR27 or negedge VAR1)begin
if(!VAR1)begin
VAR9 <= 2'h0;
VAR7 <= 1'b0;
end
else if(!VAR2)begin
VAR9 <= 2'h0;
VAR7 <= 1'b0;
end
else begin
if(VAR26)begin
VAR9 <= VAR14[2:1];
VAR7 <= VAR14[0];
end
end
end
wire [31:0] VAR12 = {29'h0, VAR9, VAR7};
wire [31:0] VAR30 = VAR19;
reg VAR17;
reg [31:0] VAR25;
always@(posedge VAR27 or negedge VAR1)begin
if(!VAR1)begin
VAR17 <= 1'b0;
VAR25 <= 32'h0;
end
else if(VAR2)begin
VAR17 <= 1'b0;
VAR25 <= 32'h0;
end
else begin
if(!VAR6)begin
VAR17 <= VAR29;
case(VAR11)
VAR28 : VAR25 <= VAR5;
VAR18 : VAR25 <= VAR12;
VAR20 : VAR25 <= VAR30;
default : VAR25 <= 32'h0;
endcase
end
end
end
assign VAR16 = VAR6;
assign VAR15 = !VAR6 && VAR17;
assign VAR13 = VAR25;
assign VAR23 = VAR7;
assign VAR10 = VAR9;
endmodule
|
bsd-2-clause
|
google/skywater-pdk-libs-sky130_fd_sc_hs
|
cells/a31o/sky130_fd_sc_hs__a31o.functional.pp.v
| 1,927 |
module MODULE1 (
VAR9,
VAR6,
VAR11 ,
VAR7 ,
VAR2 ,
VAR13 ,
VAR4
);
input VAR9;
input VAR6;
output VAR11 ;
input VAR7 ;
input VAR2 ;
input VAR13 ;
input VAR4 ;
wire VAR4 VAR14 ;
wire VAR3 ;
wire VAR1;
and VAR15 (VAR14 , VAR13, VAR7, VAR2 );
or VAR10 (VAR3 , VAR14, VAR4 );
VAR12 VAR8 (VAR1, VAR3, VAR9, VAR6);
buf VAR5 (VAR11 , VAR1 );
endmodule
|
apache-2.0
|
karatekid/ultrasonic-fountain
|
hardware/src/spi_addressing.v
| 2,839 |
module MODULE1 (
input clk,
input rst,
output VAR38,
input VAR33,
input VAR28,
input VAR39,
output [5:0] VAR20,
output write,
output VAR7,
output [7:0] VAR34,
input [7:0] VAR3,
output VAR5
);
wire VAR17;
wire [7:0] VAR27;
wire VAR16, VAR1;
wire VAR19;
VAR36 VAR36 (
.clk(clk),
.rst(VAR29),
.VAR41(VAR39),
.VAR12(VAR33),
.VAR40(VAR19),
.VAR4(VAR28),
.VAR24(VAR17),
.din(VAR3),
.dout(VAR27),
.VAR16(VAR16),
.VAR1(VAR1)
);
localparam VAR9 = 2;
localparam VAR2 = 0,
VAR25 = 1,
VAR14 = 2,
VAR21 = 3;
reg [VAR9-1:0] VAR26, VAR6;
reg [7:0] VAR18, VAR35;
reg VAR11, VAR30;
reg VAR15, VAR22;
reg [5:0] VAR37, VAR23;
reg VAR32, VAR31;
reg VAR8, VAR10;
assign VAR20 = VAR23;
assign write = VAR30;
assign VAR7 = VAR31;
assign VAR34 = VAR35;
assign VAR38 = !VAR39 ? VAR19 : 1'VAR13;
assign VAR5 = !VAR39;
always @(*) begin
VAR18 = VAR35;
VAR11 = VAR30;
VAR15 = VAR22;
VAR37 = VAR23;
VAR32 = 1'b0;
VAR26 = VAR6;
VAR8 = VAR10;
case (VAR6)
VAR2: begin
if (VAR16)
VAR26 = VAR25;
end
VAR25: begin
if (VAR17) begin
VAR8 = 1'b1;
{VAR11, VAR15, VAR37} = VAR27;
if (VAR27[7]) begin
VAR26 = VAR14;
end else begin
VAR26 = VAR21;
VAR32 = 1'b1;
end
end
end
VAR14: begin
if (VAR17) begin
VAR8 = 1'b0;
if (VAR22 && !VAR10)
VAR37 = VAR23 + 1'b1;
VAR32 = 1'b1;
VAR18 = VAR27;
end
end
VAR21: begin
if (VAR17) begin
if (VAR22)
VAR37 = VAR23 + 1'b1;
VAR32 = 1'b1;
end
end
default: VAR26 = VAR2;
endcase
if (VAR1)
VAR26 = VAR2;
end
always @(posedge clk) begin
if (rst) begin
VAR6 <= VAR2;
end else begin
VAR6 <= VAR26;
end
VAR35 <= VAR18;
VAR30 <= VAR11;
VAR22 <= VAR15;
VAR23 <= VAR37;
VAR31 <= VAR32;
VAR10 <= VAR8;
end
endmodule
|
gpl-3.0
|
google/skywater-pdk-libs-sky130_fd_sc_lp
|
cells/dfrtn/sky130_fd_sc_lp__dfrtn.behavioral.pp.v
| 2,391 |
module MODULE1 (
VAR21 ,
VAR9 ,
VAR1 ,
VAR14,
VAR4 ,
VAR23 ,
VAR15 ,
VAR10
);
output VAR21 ;
input VAR9 ;
input VAR1 ;
input VAR14;
input VAR4 ;
input VAR23 ;
input VAR15 ;
input VAR10 ;
wire VAR16 ;
wire VAR22 ;
wire VAR2 ;
reg VAR12 ;
wire VAR13 ;
wire VAR5;
wire VAR8 ;
wire VAR19 ;
wire VAR17 ;
wire VAR6 ;
not VAR3 (VAR22 , VAR5 );
not VAR20 (VAR2, VAR8 );
VAR11 VAR7 (VAR16 , VAR13, VAR2, VAR22, VAR12, VAR4, VAR23);
assign VAR19 = ( VAR4 === 1'b1 );
assign VAR17 = ( VAR19 && ( VAR5 === 1'b1 ) );
assign VAR6 = ( VAR19 && ( VAR14 === 1'b1 ) );
buf VAR18 (VAR21 , VAR16 );
endmodule
|
apache-2.0
|
GSejas/Dise-o-ASIC-FPGA-FPU
|
ASIC_FLOW/ASIC_fpaddsub_arch2/integracion_fisica/front_end/db/SINGLE/fpaddsub_arch2_syn.v
| 6,146 |
module MODULE2 ( clk, rst, VAR120, VAR102, VAR5,
VAR142, VAR73, VAR152, VAR141, VAR75,
VAR156, VAR165, VAR115, VAR58, VAR178, VAR38,
VAR132, VAR29, VAR80, VAR71, VAR101, VAR22,
VAR10, VAR61, VAR97, ready );
output [1:0] VAR101;
input clk, rst, VAR120, VAR102, VAR5, VAR142,
VAR73, VAR152;
output VAR141, VAR75, VAR156, VAR165, VAR115, VAR58,
VAR178, VAR38, VAR132, VAR29, VAR80, VAR71,
VAR22, VAR10, VAR61, VAR97, ready;
wire VAR189, VAR39, VAR137, VAR71, VAR41, VAR82, VAR134, VAR177, VAR72, VAR133, VAR187, VAR127, VAR31, VAR151,
VAR166, VAR9, VAR52, VAR129, VAR76, VAR161, VAR130, VAR164, VAR12, VAR182, VAR48, VAR158, VAR65, VAR90,
VAR68, VAR57, VAR23, VAR14, VAR21, VAR2, VAR32, VAR190, VAR88, VAR159, VAR154, VAR103, VAR150, VAR157,
VAR40, VAR54, VAR55, VAR83, VAR16, VAR175, VAR33, VAR146, VAR27;
wire [3:0] VAR59;
assign VAR61 = VAR71;
VAR17 VAR84 ( .VAR119(rst), .VAR43(VAR189) );
VAR128 \VAR15[3] ( .VAR26(VAR146), .VAR180(clk), .VAR64(VAR189), .VAR116(VAR59[3]),
.VAR4(VAR134) );
VAR128 \VAR15[1] ( .VAR26(VAR33), .VAR180(clk), .VAR64(VAR189), .VAR116(VAR59[1]),
.VAR4(VAR187) );
VAR128 \VAR15[0] ( .VAR26(VAR27), .VAR180(clk), .VAR64(VAR189), .VAR116(VAR59[0]),
.VAR4(VAR127) );
VAR128 \VAR15[2] ( .VAR26(VAR175), .VAR180(clk), .VAR64(VAR189), .VAR116(VAR59[2]),
.VAR4(VAR133) );
VAR93 VAR186 ( .VAR119(VAR59[1]), .VAR34(VAR54), .VAR113(VAR59[3]), .VAR43(VAR166) );
VAR125 VAR99 ( .VAR119(VAR75), .VAR34(VAR141), .VAR113(VAR80), .VAR43(VAR158) );
VAR168 VAR19 ( .VAR119(VAR187), .VAR34(VAR59[3]), .VAR43(VAR83) );
VAR124 VAR163 ( .VAR147(VAR75), .VAR131(VAR5), .VAR144(VAR80), .VAR43(VAR52) );
VAR28 VAR96 ( .VAR145(VAR103), .VAR34(VAR127), .VAR113(VAR59[1]), .VAR43(VAR161) );
VAR93 VAR105 ( .VAR119(VAR187), .VAR34(VAR134), .VAR113(VAR54), .VAR43(VAR190) );
VAR93 VAR53 ( .VAR119(VAR187), .VAR34(VAR134), .VAR113(VAR55), .VAR43(VAR65) );
VAR93 VAR148 ( .VAR119(VAR59[1]), .VAR34(VAR127), .VAR113(VAR103), .VAR43(VAR182) );
VAR185 VAR162 ( .VAR119(VAR159), .VAR34(VAR164), .VAR43(VAR132) );
VAR106 VAR109 ( .VAR145(VAR22), .VAR34(VAR73), .VAR43(VAR101[0]) );
VAR20 VAR126 ( .VAR147(VAR23), .VAR131(VAR165), .VAR144(VAR73), .VAR43(VAR38)
);
VAR17 VAR62 ( .VAR119(VAR159), .VAR43(VAR10) );
VAR17 VAR50 ( .VAR119(VAR166), .VAR43(ready) );
VAR160 VAR6 ( .VAR147(VAR65), .VAR131(VAR31), .VAR144(VAR76), .VAR43(VAR23) );
VAR17 VAR153 ( .VAR119(VAR32), .VAR43(VAR75) );
VAR17 VAR63 ( .VAR119(VAR52), .VAR43(VAR177) );
VAR17 VAR139 ( .VAR119(VAR65), .VAR43(VAR82) );
VAR185 VAR184 ( .VAR119(VAR83), .VAR34(VAR54), .VAR43(VAR159) );
VAR185 VAR110 ( .VAR119(VAR55), .VAR34(VAR83), .VAR43(VAR164) );
VAR17 VAR135 ( .VAR119(VAR190), .VAR43(VAR137) );
VAR17 VAR13 ( .VAR119(VAR182), .VAR43(VAR41) );
VAR17 VAR8 ( .VAR119(VAR2), .VAR43(VAR97) );
VAR17 VAR81 ( .VAR119(VAR154), .VAR43(VAR29) );
VAR104 VAR87 ( .VAR119(VAR40), .VAR34(VAR22), .VAR113(VAR132), .VAR26(VAR58), .VAR43(
VAR157) );
VAR185 VAR111 ( .VAR119(VAR65), .VAR34(VAR76), .VAR43(VAR58) );
VAR93 VAR172 ( .VAR119(VAR166), .VAR34(VAR2), .VAR113(VAR88), .VAR43(VAR40) );
VAR79 VAR51 ( .VAR147(VAR137), .VAR131(VAR31), .VAR144(VAR55), .VAR85(VAR161), .VAR43(VAR150) );
VAR185 VAR173 ( .VAR119(VAR154), .VAR34(VAR182), .VAR43(VAR22) );
VAR98 VAR94 ( .VAR119(VAR73), .VAR34(VAR158), .VAR113(VAR150), .VAR26(VAR157), .VAR43(VAR115)
);
VAR160 VAR114 ( .VAR147(VAR31), .VAR131(VAR190), .VAR144(VAR90), .VAR43(VAR165) );
VAR171 VAR108 ( .VAR18(VAR29), .VAR24(VAR73), .VAR144(VAR182), .VAR43(
VAR101[1]) );
VAR79 VAR155 ( .VAR147(VAR190), .VAR131(VAR65), .VAR144(VAR31), .VAR85(VAR73), .VAR43(
VAR178) );
VAR17 VAR169 ( .VAR119(VAR12), .VAR43(VAR71) );
VAR95 VAR91 ( .VAR147(VAR102), .VAR131(VAR2), .VAR144(VAR120), .VAR7(VAR166), .VAR43(VAR130) );
VAR45 VAR138 ( .VAR145(VAR132), .VAR34(VAR90), .VAR113(VAR68), .VAR26(VAR57), .VAR43(VAR146) );
VAR124 VAR47 ( .VAR147(VAR161), .VAR131(VAR151), .VAR144(VAR41), .VAR43(VAR68) );
VAR79 VAR86 ( .VAR147(VAR59[3]), .VAR131(VAR130), .VAR144(VAR23), .VAR85(VAR177), .VAR43(VAR57) );
VAR17 VAR49 ( .VAR119(VAR152), .VAR43(VAR151) );
VAR98 VAR67 ( .VAR119(VAR164), .VAR34(VAR12), .VAR113(VAR182), .VAR26(VAR48), .VAR43(VAR33) );
VAR70 VAR56 ( .VAR147(VAR82), .VAR131(VAR31), .VAR144(VAR59[1]), .VAR7(VAR130), .VAR85(VAR72),
.VAR43(VAR48) );
VAR17 VAR69 ( .VAR119(VAR158), .VAR43(VAR72) );
VAR168 VAR143 ( .VAR119(VAR133), .VAR34(VAR59[0]), .VAR43(VAR54) );
VAR93 VAR174 ( .VAR119(VAR9), .VAR34(VAR52), .VAR113(VAR129), .VAR43(VAR175) );
VAR3 VAR112 ( .VAR145(VAR76), .VAR34(VAR156), .VAR113(VAR29), .VAR26(VAR161), .VAR43(VAR129) );
VAR118 VAR25 ( .VAR147(VAR82), .VAR131(VAR31), .VAR144(VAR59[2]), .VAR7(VAR130), .VAR43(VAR9) );
VAR93 VAR77 ( .VAR119(VAR190), .VAR34(VAR88), .VAR113(VAR90), .VAR43(VAR156) );
VAR36 VAR92 ( .VAR147(VAR14), .VAR131(VAR39), .VAR11(VAR21), .VAR144(VAR130), .VAR43(VAR27) );
VAR17 VAR188 ( .VAR119(VAR23), .VAR43(VAR39) );
VAR78 VAR140 ( .VAR18(VAR32), .VAR24(VAR5), .VAR144(VAR41), .VAR43(VAR14) );
VAR125 VAR123 ( .VAR119(VAR161), .VAR34(VAR97), .VAR113(VAR137), .VAR43(VAR21) );
VAR149 VAR37 ( .VAR119(VAR16), .VAR34(VAR59[0]), .VAR43(VAR141) );
VAR168 VAR89 ( .VAR119(VAR134), .VAR34(VAR59[2]), .VAR43(VAR103) );
VAR168 VAR167 ( .VAR119(VAR127), .VAR34(VAR133), .VAR43(VAR55) );
VAR125 VAR107 ( .VAR119(VAR59[2]), .VAR34(VAR59[3]), .VAR113(VAR59[1]), .VAR43(VAR16)
);
VAR93 VAR1 ( .VAR119(VAR83), .VAR34(VAR133), .VAR113(VAR59[0]), .VAR43(VAR88) );
VAR185 VAR100 ( .VAR119(VAR16), .VAR34(VAR127), .VAR43(VAR2) );
VAR93 VAR30 ( .VAR119(VAR127), .VAR34(VAR133), .VAR113(VAR83), .VAR43(VAR32) );
VAR93 VAR181 ( .VAR119(VAR54), .VAR34(VAR187), .VAR113(VAR59[3]), .VAR43(VAR76) );
VAR46 VAR117 ( .VAR119(VAR55), .VAR34(VAR59[3]), .VAR113(VAR187), .VAR43(VAR80) );
VAR93 VAR179 ( .VAR119(VAR127), .VAR34(VAR187), .VAR113(VAR103), .VAR43(VAR154) );
VAR93 VAR42 ( .VAR119(VAR59[0]), .VAR34(VAR59[1]), .VAR113(VAR103), .VAR43(VAR90) );
VAR185 VAR122 ( .VAR119(VAR152), .VAR34(VAR161), .VAR43(VAR12) );
VAR17 VAR176 ( .VAR119(VAR142), .VAR43(VAR31) );
endmodule
module MODULE1 (
clk, rst, VAR102, VAR74, VAR170, VAR60, VAR183, VAR136,
VAR35, VAR121, ready, VAR44 );
input [31:0] VAR170;
input [31:0] VAR60;
input [1:0] VAR136;
output [31:0] VAR44;
input clk, rst, VAR102, VAR74, VAR183;
output VAR35, VAR121, ready;
MODULE2 VAR66 ( .clk(clk), .rst(rst), .VAR120(VAR74),
.VAR102(VAR102), .VAR5(1'b0), .VAR142(1'b0),
.VAR73(1'b0), .VAR152(1'b0), .ready(ready) );
endmodule
|
gpl-3.0
|
monotone-RK/FACE
|
IEICE-Trans/data_compression/8-way_2-tree/src/ip_pcie/PCIeGen2x8If128_stub.v
| 7,253 |
module MODULE1(VAR51, VAR60, VAR28, VAR73, VAR21, VAR24, VAR29, VAR15, VAR80, VAR82, VAR14, VAR17, VAR66, VAR43, VAR49, VAR23, VAR78, VAR44, VAR16, VAR65, VAR87, VAR81, VAR48, VAR47, VAR59, VAR63, VAR86, VAR36, VAR68, VAR62, VAR77, VAR27, VAR38, VAR35, VAR54, VAR42, VAR26, VAR31, VAR85, VAR9, VAR4, VAR33, VAR83, VAR76, VAR19, VAR30, VAR12, VAR11, VAR40, VAR56, VAR2, VAR45, VAR79, VAR41, VAR22, VAR25, VAR37, VAR69, VAR6, VAR32, VAR67, VAR18, VAR52, VAR55, VAR84, VAR34, VAR61, VAR13, VAR46, VAR7, VAR57, VAR75, VAR70, VAR64, VAR50, VAR1, VAR74, VAR39, VAR5, VAR71, VAR3, VAR20, VAR10, VAR58, VAR8, VAR53, VAR72)
;
output [7:0]VAR51;
output [7:0]VAR60;
input [7:0]VAR28;
input [7:0]VAR73;
output VAR21;
output VAR24;
output VAR29;
output VAR15;
output [5:0]VAR80;
output VAR82;
output VAR14;
output VAR17;
input [127:0]VAR66;
input [15:0]VAR43;
input VAR49;
input VAR23;
input [3:0]VAR78;
input VAR44;
output [127:0]VAR16;
output [15:0]VAR65;
output VAR87;
output VAR81;
input VAR48;
output [21:0]VAR47;
input VAR59;
input VAR63;
output [11:0]VAR86;
output [7:0]VAR36;
output [11:0]VAR68;
output [7:0]VAR62;
output [11:0]VAR77;
output [7:0]VAR27;
input [2:0]VAR38;
output [15:0]VAR35;
output [15:0]VAR54;
output [15:0]VAR42;
output [15:0]VAR26;
output [15:0]VAR31;
output [15:0]VAR85;
output [15:0]VAR9;
output [2:0]VAR4;
output VAR33;
output [1:0]VAR83;
output VAR76;
output VAR19;
input VAR30;
input VAR12;
input VAR11;
input VAR40;
input [1:0]VAR56;
input [63:0]VAR2;
input VAR45;
output VAR79;
input VAR41;
input [7:0]VAR22;
output [7:0]VAR25;
output [2:0]VAR37;
output VAR69;
output VAR6;
output VAR32;
input VAR67;
input [4:0]VAR18;
output VAR52;
input VAR55;
output [7:0]VAR84;
output [4:0]VAR34;
output [2:0]VAR61;
input VAR13;
input VAR46;
input [7:0]VAR7;
input [4:0]VAR57;
input [2:0]VAR75;
output VAR70;
output VAR64;
output VAR50;
output VAR1;
output VAR74;
output VAR39;
output VAR5;
output VAR71;
output VAR3;
output VAR20;
output VAR10;
output VAR58;
output [6:0]VAR8;
input VAR53;
input VAR72;
endmodule
|
mit
|
jairov4/accel-oil
|
solution_kintex7/impl/ip/hdl/verilog/sample_iterator_get_offset.v
| 36,471 |
module MODULE1 (
VAR61,
VAR28,
VAR98,
VAR27,
VAR100,
VAR48,
VAR116,
VAR91,
VAR89,
VAR4,
VAR90,
VAR22,
VAR26,
VAR41,
VAR6,
VAR106,
VAR58,
VAR84,
VAR75,
VAR68,
VAR78,
VAR66,
VAR120,
VAR12,
VAR92,
VAR64,
VAR53,
VAR20,
VAR99,
VAR14,
VAR76,
VAR56,
VAR96,
VAR54,
VAR49,
VAR5,
VAR87,
VAR1,
VAR112
);
input VAR61;
input VAR28;
input VAR98;
output VAR27;
output VAR100;
output VAR48;
output VAR116;
input VAR91;
output VAR89;
input VAR4;
output VAR90;
output [31:0] VAR22;
input [7:0] VAR26;
output [7:0] VAR41;
output [31:0] VAR6;
output VAR106;
input VAR58;
output VAR84;
input VAR75;
output VAR68;
output [31:0] VAR78;
input [31:0] VAR66;
output [31:0] VAR120;
output [31:0] VAR12;
input VAR92;
input [15:0] VAR64;
input [15:0] VAR53;
output VAR20;
input VAR99;
output VAR14;
input VAR76;
output VAR56;
output [31:0] VAR96;
input [15:0] VAR54;
output [15:0] VAR49;
output [31:0] VAR5;
input [31:0] VAR87;
input [15:0] VAR1;
output [31:0] VAR112;
reg VAR27;
reg VAR100;
reg VAR48;
reg VAR89;
reg VAR90;
reg VAR84;
reg VAR68;
reg [0:0] VAR77 = 1'b0;
wire VAR34;
reg VAR103 = 1'b0;
reg VAR117 = 1'b0;
reg VAR74 = 1'b0;
reg VAR121 = 1'b0;
reg VAR29 = 1'b0;
reg VAR55 = 1'b0;
reg VAR108 = 1'b0;
reg VAR43 = 1'b0;
reg VAR42 = 1'b0;
reg VAR95 = 1'b0;
reg VAR32 = 1'b0;
reg VAR101 = 1'b0;
reg VAR79 = 1'b0;
reg VAR8 = 1'b0;
reg VAR52 = 1'b0;
reg VAR88 = 1'b0;
reg VAR39 = 1'b0;
reg [15:0] VAR97;
reg [15:0] VAR93;
reg [15:0] VAR60;
reg [15:0] VAR107;
reg [15:0] VAR80;
reg [15:0] VAR62;
reg [31:0] VAR25;
reg [31:0] VAR46;
reg [31:0] VAR119;
reg [31:0] VAR13;
reg [7:0] VAR19;
reg [31:0] VAR123;
wire [23:0] VAR111;
reg [23:0] VAR51;
wire [63:0] VAR44;
wire [15:0] VAR104;
wire [7:0] VAR50;
wire [31:0] VAR83;
wire [31:0] VAR24;
reg VAR18;
wire [31:0] VAR10;
reg VAR63;
reg [0:0] VAR109;
reg VAR3;
wire [23:0] VAR36;
wire [23:0] VAR67;
parameter VAR2 = 1'b1;
parameter VAR35 = 1'b0;
parameter VAR33 = 1'b0;
parameter VAR73 = 32'b00000000000000000000000000000000;
parameter VAR23 = 32'b1;
parameter VAR47 = 8'b00000000;
parameter VAR113 = 16'b0000000000000000;
parameter VAR118 = 1'b1;
VAR30 #(
.VAR105( 0 ),
.VAR15( 4 ),
.VAR31( 16 ),
.VAR40( 8 ),
.VAR81( 24 ))
VAR59(
.clk( VAR61 ),
.reset( VAR28 ),
.VAR114( VAR104 ),
.VAR57( VAR50 ),
.VAR71( VAR18 ),
.dout( VAR111 )
);
VAR94 #(
.VAR105( 1 ),
.VAR15( 8 ),
.VAR31( 32 ),
.VAR40( 32 ),
.VAR81( 32 ))
VAR86(
.clk( VAR61 ),
.reset( VAR28 ),
.VAR114( VAR83 ),
.VAR57( VAR24 ),
.VAR71( VAR63 ),
.dout( VAR10 )
);
always @ (posedge VAR61)
begin : VAR115
if (VAR28 == 1'b1) begin
VAR77 <= VAR33;
end else begin
VAR77 <= VAR109;
end
end
always @ (posedge VAR61)
begin : VAR17
if (VAR28 == 1'b1) begin
VAR103 <= VAR35;
end else begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35)) | ~(VAR2 == VAR92)))) begin
VAR103 <= VAR34;
end
end
end
always @ (posedge VAR61)
begin : VAR7
if (VAR28 == 1'b1) begin
VAR95 <= VAR35;
end else begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35)) | ~(VAR2 == VAR92)))) begin
VAR95 <= VAR42;
end
end
end
always @ (posedge VAR61)
begin : VAR45
if (VAR28 == 1'b1) begin
VAR32 <= VAR35;
end else begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35)) | ~(VAR2 == VAR92)))) begin
VAR32 <= VAR95;
end
end
end
always @ (posedge VAR61)
begin : VAR9
if (VAR28 == 1'b1) begin
VAR101 <= VAR35;
end else begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35)) | ~(VAR2 == VAR92)))) begin
VAR101 <= VAR32;
end
end
end
always @ (posedge VAR61)
begin : VAR38
if (VAR28 == 1'b1) begin
VAR79 <= VAR35;
end else begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35)) | ~(VAR2 == VAR92)))) begin
VAR79 <= VAR101;
end
end
end
always @ (posedge VAR61)
begin : VAR11
if (VAR28 == 1'b1) begin
VAR8 <= VAR35;
end else begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35)) | ~(VAR2 == VAR92)))) begin
VAR8 <= VAR79;
end
end
end
always @ (posedge VAR61)
begin : VAR122
if (VAR28 == 1'b1) begin
VAR52 <= VAR35;
end else begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35)) | ~(VAR2 == VAR92)))) begin
VAR52 <= VAR8;
end
end
end
always @ (posedge VAR61)
begin : VAR72
if (VAR28 == 1'b1) begin
VAR88 <= VAR35;
end else begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35)) | ~(VAR2 == VAR92)))) begin
VAR88 <= VAR52;
end
end
end
always @ (posedge VAR61)
begin : VAR65
if (VAR28 == 1'b1) begin
VAR39 <= VAR35;
end else begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35)) | ~(VAR2 == VAR92)))) begin
VAR39 <= VAR88;
end
end
end
always @ (posedge VAR61)
begin : VAR85
if (VAR28 == 1'b1) begin
VAR117 <= VAR35;
end else begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35)) | ~(VAR2 == VAR92)))) begin
VAR117 <= VAR103;
end
end
end
always @ (posedge VAR61)
begin : VAR70
if (VAR28 == 1'b1) begin
VAR74 <= VAR35;
end else begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35)) | ~(VAR2 == VAR92)))) begin
VAR74 <= VAR117;
end
end
end
always @ (posedge VAR61)
begin : VAR21
if (VAR28 == 1'b1) begin
VAR121 <= VAR35;
end else begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35)) | ~(VAR2 == VAR92)))) begin
VAR121 <= VAR74;
end
end
end
always @ (posedge VAR61)
begin : VAR82
if (VAR28 == 1'b1) begin
VAR29 <= VAR35;
end else begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35)) | ~(VAR2 == VAR92)))) begin
VAR29 <= VAR121;
end
end
end
always @ (posedge VAR61)
begin : VAR37
if (VAR28 == 1'b1) begin
VAR55 <= VAR35;
end else begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35)) | ~(VAR2 == VAR92)))) begin
VAR55 <= VAR29;
end
end
end
always @ (posedge VAR61)
begin : VAR110
if (VAR28 == 1'b1) begin
VAR108 <= VAR35;
end else begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35)) | ~(VAR2 == VAR92)))) begin
VAR108 <= VAR55;
end
end
end
always @ (posedge VAR61)
begin : VAR102
if (VAR28 == 1'b1) begin
VAR43 <= VAR35;
end else begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35)) | ~(VAR2 == VAR92)))) begin
VAR43 <= VAR108;
end
end
end
always @ (posedge VAR61)
begin : VAR69
if (VAR28 == 1'b1) begin
VAR42 <= VAR35;
end else begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35)) | ~(VAR2 == VAR92)))) begin
VAR42 <= VAR43;
end
end
end
always @(posedge VAR61)
begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35))) & (VAR2 == VAR92))) begin
VAR93 <= VAR97;
VAR60 <= VAR93;
VAR107 <= VAR60;
VAR80 <= VAR107;
VAR62 <= VAR80;
VAR46[0] <= VAR25[0];
VAR46[1] <= VAR25[1];
VAR46[2] <= VAR25[2];
VAR46[3] <= VAR25[3];
VAR46[4] <= VAR25[4];
VAR46[5] <= VAR25[5];
VAR46[6] <= VAR25[6];
VAR46[7] <= VAR25[7];
VAR46[8] <= VAR25[8];
VAR46[9] <= VAR25[9];
VAR46[10] <= VAR25[10];
VAR46[11] <= VAR25[11];
VAR46[12] <= VAR25[12];
VAR46[13] <= VAR25[13];
VAR46[14] <= VAR25[14];
VAR46[15] <= VAR25[15];
VAR119[0] <= VAR46[0];
VAR119[1] <= VAR46[1];
VAR119[2] <= VAR46[2];
VAR119[3] <= VAR46[3];
VAR119[4] <= VAR46[4];
VAR119[5] <= VAR46[5];
VAR119[6] <= VAR46[6];
VAR119[7] <= VAR46[7];
VAR119[8] <= VAR46[8];
VAR119[9] <= VAR46[9];
VAR119[10] <= VAR46[10];
VAR119[11] <= VAR46[11];
VAR119[12] <= VAR46[12];
VAR119[13] <= VAR46[13];
VAR119[14] <= VAR46[14];
VAR119[15] <= VAR46[15];
VAR13[0] <= VAR119[0];
VAR13[1] <= VAR119[1];
VAR13[2] <= VAR119[2];
VAR13[3] <= VAR119[3];
VAR13[4] <= VAR119[4];
VAR13[5] <= VAR119[5];
VAR13[6] <= VAR119[6];
VAR13[7] <= VAR119[7];
VAR13[8] <= VAR119[8];
VAR13[9] <= VAR119[9];
VAR13[10] <= VAR119[10];
VAR13[11] <= VAR119[11];
VAR13[12] <= VAR119[12];
VAR13[13] <= VAR119[13];
VAR13[14] <= VAR119[14];
VAR13[15] <= VAR119[15];
end
end
always @(posedge VAR61)
begin
if (((VAR33 == VAR77) & (VAR2 == VAR34) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35))) & (VAR2 == VAR92))) begin
VAR97 <= VAR53;
VAR25[0] <= VAR44[0];
VAR25[1] <= VAR44[1];
VAR25[2] <= VAR44[2];
VAR25[3] <= VAR44[3];
VAR25[4] <= VAR44[4];
VAR25[5] <= VAR44[5];
VAR25[6] <= VAR44[6];
VAR25[7] <= VAR44[7];
VAR25[8] <= VAR44[8];
VAR25[9] <= VAR44[9];
VAR25[10] <= VAR44[10];
VAR25[11] <= VAR44[11];
VAR25[12] <= VAR44[12];
VAR25[13] <= VAR44[13];
VAR25[14] <= VAR44[14];
VAR25[15] <= VAR44[15];
end
end
always @(posedge VAR61)
begin
if (((VAR33 == VAR77) & (VAR2 == VAR42) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35))) & (VAR2 == VAR92))) begin
VAR123 <= VAR66;
VAR51 <= VAR111;
end
end
always @(posedge VAR61)
begin
if (((VAR33 == VAR77) & (VAR2 == VAR29) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35))) & (VAR2 == VAR92))) begin
VAR19 <= VAR26;
end
end
always @ (VAR98 or VAR77 or VAR34 or VAR29 or VAR42 or VAR39 or VAR4 or VAR75 or VAR92)
begin
if (((~(VAR2 == VAR98) & (VAR33 == VAR77) & (VAR2 == VAR34)) | ((VAR33 == VAR77) & (VAR2 == VAR39) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35))) & (VAR2 == VAR92)))) begin
VAR27 = VAR2;
end else begin
VAR27 = VAR35;
end
end
always @ (VAR98 or VAR77 or VAR34 or VAR103 or VAR117 or VAR74 or VAR121 or VAR29 or VAR55 or VAR108 or VAR43 or VAR42 or VAR95 or VAR32 or VAR101 or VAR79 or VAR8 or VAR52 or VAR88 or VAR39)
begin
if ((~(VAR2 == VAR98) & (VAR33 == VAR77) & (VAR35 == VAR34) & (VAR35 == VAR103) & (VAR35 == VAR117) & (VAR35 == VAR74) & (VAR35 == VAR121) & (VAR35 == VAR29) & (VAR35 == VAR55) & (VAR35 == VAR108) & (VAR35 == VAR43) & (VAR35 == VAR42) & (VAR35 == VAR95) & (VAR35 == VAR32) & (VAR35 == VAR101) & (VAR35 == VAR79) & (VAR35 == VAR8) & (VAR35 == VAR52) & (VAR35 == VAR88) & (VAR35 == VAR39))) begin
VAR100 = VAR2;
end else begin
VAR100 = VAR35;
end
end
always @ (VAR98 or VAR77 or VAR34 or VAR29 or VAR42 or VAR4 or VAR75 or VAR92)
begin
if (((VAR33 == VAR77) & (VAR2 == VAR34) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35))) & (VAR2 == VAR92))) begin
VAR48 = VAR2;
end else begin
VAR48 = VAR35;
end
end
always @ (VAR98 or VAR34 or VAR103 or VAR117 or VAR74 or VAR121 or VAR29 or VAR55 or VAR108 or VAR43 or VAR42 or VAR95 or VAR32 or VAR101 or VAR79 or VAR8 or VAR52 or VAR88)
begin
if (((VAR35 == VAR34) & (VAR35 == VAR103) & (VAR35 == VAR117) & (VAR35 == VAR74) & (VAR35 == VAR121) & (VAR35 == VAR29) & (VAR35 == VAR55) & (VAR35 == VAR108) & (VAR35 == VAR43) & (VAR35 == VAR42) & (VAR35 == VAR95) & (VAR35 == VAR32) & (VAR35 == VAR101) & (VAR35 == VAR79) & (VAR35 == VAR8) & (VAR35 == VAR52) & (VAR35 == VAR88) & (VAR35 == VAR98))) begin
VAR3 = VAR2;
end else begin
VAR3 = VAR35;
end
end
always @ (VAR98 or VAR77 or VAR34 or VAR29 or VAR42 or VAR4 or VAR75 or VAR92)
begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35))) & (VAR2 == VAR92))) begin
VAR18 = VAR2;
end else begin
VAR18 = VAR35;
end
end
always @ (VAR98 or VAR77 or VAR34 or VAR29 or VAR42 or VAR4 or VAR75 or VAR92)
begin
if (((VAR33 == VAR77) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35))) & (VAR2 == VAR92))) begin
VAR63 = VAR2;
end else begin
VAR63 = VAR35;
end
end
always @ (VAR98 or VAR77 or VAR34 or VAR121 or VAR29 or VAR42 or VAR4 or VAR75 or VAR92)
begin
if (((VAR33 == VAR77) & (VAR2 == VAR121) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35))) & (VAR2 == VAR92))) begin
VAR84 = VAR2;
end else begin
VAR84 = VAR35;
end
end
always @ (VAR98 or VAR77 or VAR34 or VAR29 or VAR42 or VAR4 or VAR75 or VAR92)
begin
if (((VAR33 == VAR77) & (VAR2 == VAR42) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35))) & (VAR2 == VAR92))) begin
VAR68 = VAR2;
end else begin
VAR68 = VAR35;
end
end
always @ (VAR98 or VAR77 or VAR34 or VAR29 or VAR42 or VAR4 or VAR75 or VAR92)
begin
if (((VAR33 == VAR77) & (VAR2 == VAR34) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35))) & (VAR2 == VAR92))) begin
VAR89 = VAR2;
end else begin
VAR89 = VAR35;
end
end
always @ (VAR98 or VAR77 or VAR34 or VAR29 or VAR42 or VAR4 or VAR75 or VAR92)
begin
if (((VAR33 == VAR77) & (VAR2 == VAR29) & ~(((VAR2 == VAR34) & (VAR98 == VAR35)) | ((VAR2 == VAR29) & (VAR4 == VAR35)) | ((VAR2 == VAR42) & (VAR75 == VAR35))) & (VAR2 == VAR92))) begin
VAR90 = VAR2;
end else begin
VAR90 = VAR35;
end
end
always @ (VAR98 or VAR77 or VAR34 or VAR29 or VAR42 or VAR4 or VAR75 or VAR92 or VAR3)
begin
case (VAR77)
VAR33 :
VAR109 = VAR33;
default :
VAR109 = 'VAR16;
endcase
end
assign VAR34 = VAR98;
assign VAR112 = VAR10;
assign VAR104 = VAR36;
assign VAR36 = (VAR62);
assign VAR50 = VAR67;
assign VAR67 = (VAR19);
assign VAR83 = (VAR51);
assign VAR24 = VAR123;
assign VAR78 = VAR13;
assign VAR120 = VAR73;
assign VAR106 = VAR35;
assign VAR12 = VAR23;
assign VAR96 = VAR73;
assign VAR49 = VAR113;
assign VAR20 = VAR35;
assign VAR14 = VAR35;
assign VAR56 = VAR35;
assign VAR5 = VAR73;
assign VAR22 = VAR44;
assign VAR41 = VAR47;
assign VAR116 = VAR35;
assign VAR6 = VAR23;
assign VAR44 = (VAR64);
always @ (posedge VAR61)
begin
VAR25[31:16] <= 16'b0000000000000000;
VAR46[31:16] <= 16'b0000000000000000;
VAR119[31:16] <= 16'b0000000000000000;
VAR13[31:16] <= 16'b0000000000000000;
end
endmodule
|
lgpl-3.0
|
onchipuis/mriscv_vivado
|
mriscv_vivado.srcs/sources_1/imports/impl_axi_fpga.v
| 24,941 |
module MODULE1(
input VAR83,
input VAR114,
input VAR62,
output VAR134,
output VAR193,
output VAR63,
output VAR212,
output VAR7,
output VAR38,
input VAR198,
input VAR151,
input VAR94,
output VAR29,
output VAR129,
input VAR84,
output VAR172,
output VAR46,
output VAR177,
output [12:0] VAR32,
output [2:0] VAR141,
output VAR17,
output VAR145,
output VAR59,
output [0:0] VAR47,
output [0:0] VAR8,
output [0:0] VAR90,
output [0:0] VAR196,
output [1:0] VAR185,
output [0:0] VAR178,
inout [15:0] VAR179,
inout [1:0] VAR166,
inout [1:0] VAR42,
output [11:0] VAR79,
inout [31:0] VAR120,
output [7:0] VAR107,
output [7:0] VAR76,
output VAR137,
output VAR164,
output VAR159
);
wire VAR169;
wire VAR53;
wire VAR148;
wire VAR180;
assign VAR169 = VAR53;
wire VAR38;
assign VAR38 = ~VAR114;
assign VAR31 = ~VAR169;
assign VAR63 = VAR198;
assign VAR212 = VAR151;
assign VAR7 = VAR94;
VAR98 VAR20
(
.VAR170(VAR83),
.VAR115(VAR148),
.VAR182(VAR53),
.VAR121(VAR180),
.reset(VAR62),
.VAR158()
);
localparam VAR188 = 32; localparam VAR102 = 32; localparam VAR89 = 8; localparam VAR26 = 1; localparam VAR216 = 16; localparam VAR109 = 16; localparam VAR52 = 10;
wire VAR73; wire VAR193;
assign VAR193 = VAR114;
wire [31:0] irq; wire [VAR89-1:0] VAR117; wire [VAR188-1:0] VAR25; wire [VAR188-1:0] VAR93; wire [VAR188-1:0] VAR74; wire [VAR188-1:0] VAR168; wire [VAR188-1:0] VAR211; wire [VAR188-1:0] VAR58; wire [VAR188-1:0] VAR97; wire [31:0] VAR161;
genvar VAR173;
generate
for(VAR173 = 0; VAR173 < VAR89; VAR173=VAR173+1) begin : VAR1
assign irq[VAR173] = VAR117[VAR173];
end
for(VAR173 = VAR89; VAR173 < 32; VAR173=VAR173+1) begin : VAR92
assign irq[VAR173] = 1'b0;
end
endgenerate
localparam VAR95 = 32;
localparam VAR210 = 2;
localparam VAR202 = 8;
localparam [VAR202*VAR95-1:0] VAR176 = {32'h00000000,32'h0000001F,32'h000001FF,32'h000001FF,32'h00000001,32'h0FFFFFFF,32'h007FFFFF,32'h00000FFF};
localparam [VAR202*VAR95-1:0] VAR96 = {32'h10000000,32'h10004600,32'h10004200,32'h10004000,32'h10005000,32'h80000000,32'h00000000,32'h00800000};
wire [VAR210-1:0] VAR215;
wire [VAR210-1:0] VAR219;
wire [VAR210*VAR95-1:0] VAR112;
wire [VAR210*3-1:0] VAR106;
wire [VAR210-1:0] VAR197;
wire [VAR210-1:0] VAR146;
wire [VAR210*VAR95-1:0] VAR23;
wire [VAR210*4-1:0] VAR200;
wire [VAR210-1:0] VAR28;
wire [VAR210-1:0] VAR10;
wire [VAR210-1:0] VAR128;
wire [VAR210-1:0] VAR126;
wire [VAR210*VAR95-1:0] VAR111;
wire [VAR210*3-1:0] VAR2;
wire [VAR210-1:0] VAR152;
wire [VAR210-1:0] VAR150;
wire [VAR210*VAR95-1:0] VAR6;
wire [VAR202-1:0] VAR155;
wire [VAR202-1:0] VAR54;
wire [VAR202*VAR95-1:0] VAR103;
wire [VAR202*3-1:0] VAR181;
wire [VAR202-1:0] VAR80;
wire [VAR202-1:0] VAR213;
wire [VAR202*VAR95-1:0] VAR9;
wire [VAR202*4-1:0] VAR65;
wire [VAR202-1:0] VAR191;
wire [VAR202-1:0] VAR43;
wire [VAR202-1:0] VAR119;
wire [VAR202-1:0] VAR41;
wire [VAR202*VAR95-1:0] VAR101;
wire [VAR202*3-1:0] VAR130;
wire [VAR202-1:0] VAR208;
wire [VAR202-1:0] VAR70;
wire [VAR202*VAR95-1:0] VAR56;
wire [VAR95-1:0] VAR39 [0:VAR210-1];
wire [3-1:0] VAR12 [0:VAR210-1];
wire [VAR95-1:0] VAR195 [0:VAR210-1];
wire [4-1:0] VAR81 [0:VAR210-1];
wire [VAR95-1:0] VAR171 [0:VAR210-1];
wire [3-1:0] VAR64 [0:VAR210-1];
wire [VAR95-1:0] VAR144 [0:VAR210-1];
wire [VAR95-1:0] VAR14 [0:VAR202-1];
wire [3-1:0] VAR30 [0:VAR202-1];
wire [VAR95-1:0] VAR125 [0:VAR202-1];
wire [4-1:0] VAR49 [0:VAR202-1];
wire [VAR95-1:0] VAR69 [0:VAR202-1];
wire [3-1:0] VAR204 [0:VAR202-1];
wire [VAR95-1:0] VAR66 [0:VAR202-1];
wire [VAR95-1:0] VAR3 [0:VAR202-1];
wire [VAR95-1:0] VAR110 [0:VAR202-1];
genvar VAR189;
generate
for(VAR189 = 0; VAR189 < VAR210; VAR189=VAR189+1) begin
assign VAR112[(VAR189+1)*VAR95-1:VAR189*VAR95] = VAR39[VAR189];
assign VAR106[(VAR189+1)*3-1:VAR189*3] = VAR12[VAR189];
assign VAR23[(VAR189+1)*VAR95-1:VAR189*VAR95] = VAR195[VAR189];
assign VAR200[(VAR189+1)*4-1:VAR189*4] = VAR81[VAR189];
assign VAR111[(VAR189+1)*VAR95-1:VAR189*VAR95] = VAR171[VAR189];
assign VAR2[(VAR189+1)*3-1:VAR189*3] = VAR64[VAR189];
assign VAR144[VAR189] = VAR6[(VAR189+1)*VAR95-1:VAR189*VAR95];
end
for(VAR189 = 0; VAR189 < VAR202; VAR189=VAR189+1) begin
assign VAR14[VAR189] = VAR103[(VAR189+1)*VAR95-1:VAR189*VAR95];
assign VAR30[VAR189] = VAR181[(VAR189+1)*3-1:VAR189*3];
assign VAR125[VAR189] = VAR9[(VAR189+1)*VAR95-1:VAR189*VAR95];
assign VAR49[VAR189] = VAR65[(VAR189+1)*4-1:VAR189*4];
assign VAR69[VAR189] = VAR101[(VAR189+1)*VAR95-1:VAR189*VAR95];
assign VAR204[VAR189] = VAR130[(VAR189+1)*3-1:VAR189*3];
assign VAR3[VAR189] = VAR176[(VAR189+1)*VAR95-1:VAR189*VAR95];
assign VAR110[VAR189] = VAR96[(VAR189+1)*VAR95-1:VAR189*VAR95];
assign VAR56[(VAR189+1)*VAR95-1:VAR189*VAR95] = VAR66[VAR189];
end
endgenerate
VAR19 #
(
.VAR210(VAR210),
.VAR202(VAR202),
.VAR95(VAR95),
.VAR127(0),
.VAR209(0),
.VAR176(VAR176),
.VAR96(VAR96)
)
VAR18
(
.VAR169 (VAR169),
.VAR114 (VAR114),
.VAR215(VAR215),
.VAR219(VAR219),
.VAR112(VAR112),
.VAR106(VAR106),
.VAR197(VAR197),
.VAR146(VAR146),
.VAR23(VAR23),
.VAR200(VAR200),
.VAR28(VAR28),
.VAR10(VAR10),
.VAR128(VAR128),
.VAR126(VAR126),
.VAR111(VAR111),
.VAR2(VAR2),
.VAR152(VAR152),
.VAR150(VAR150),
.VAR6(VAR6),
.VAR155(VAR155),
.VAR54(VAR54),
.VAR103(VAR103),
.VAR181(VAR181),
.VAR80(VAR80),
.VAR213(VAR213),
.VAR9(VAR9),
.VAR65(VAR65),
.VAR191(VAR191),
.VAR43(VAR43),
.VAR119(VAR119),
.VAR41(VAR41),
.VAR101(VAR101),
.VAR130(VAR130),
.VAR208(VAR208),
.VAR70(VAR70),
.VAR56(VAR56)
);
VAR45 VAR27 (
.clk (VAR169 ),
.VAR108 (VAR193 ),
.VAR134 (VAR134 ),
.VAR51(VAR215[0]),
.VAR71(VAR219[0]),
.VAR61 (VAR39[0]),
.VAR154 (VAR12[0]),
.VAR149 (VAR197[0]),
.VAR132 (VAR146[0]),
.VAR77 (VAR195[0]),
.VAR142 (VAR81[0]),
.VAR100 (VAR28[0]),
.VAR37 (VAR10[0]),
.VAR157(VAR128[0]),
.VAR104(VAR126[0]),
.VAR194 (VAR171[0]),
.VAR139 (VAR64[0]),
.VAR5 (VAR152[0]),
.VAR35 (VAR150[0]),
.VAR11 (VAR144[0]),
.VAR91 (irq )
);
VAR113 VAR205
(
.VAR4(VAR198),
.VAR131(VAR151),
.VAR87(VAR94),
.VAR162(VAR29),
.VAR114(VAR114),
.VAR73(VAR73),
.VAR169(VAR169),
.VAR201(VAR215[1]),
.VAR136(VAR219[1]),
.VAR34(VAR39[1]),
.VAR68(VAR12[1]),
.VAR143(VAR197[1]),
.VAR140(VAR146[1]),
.VAR153(VAR195[1]),
.VAR105(VAR81[1]),
.VAR133(VAR28[1]),
.VAR78(VAR10[1]),
.VAR55(VAR128[1]),
.VAR156(VAR126[1]),
.VAR165(VAR171[1]),
.VAR60(VAR64[1]),
.VAR124(VAR152[1]),
.VAR48(VAR150[1]),
.VAR184(VAR144[1])
);
wire [31:0] VAR192;
wire [31:0] VAR72;
wire [9:0] VAR22;
wire VAR190;
wire VAR99;
VAR82 VAR199(
.VAR169(VAR169),
.VAR114(VAR114),
.VAR201(VAR155[0]),
.VAR136(VAR54[0]),
.VAR34(VAR14[0]),
.VAR68(VAR30[0]),
.VAR143(VAR80[0]),
.VAR140(VAR213[0]),
.VAR153(VAR125[0]),
.VAR105(VAR49[0]),
.VAR133(VAR191[0]),
.VAR78(VAR43[0]),
.VAR55(VAR119[0]),
.VAR156(VAR41[0]),
.VAR165(VAR69[0]),
.VAR60(VAR204[0]),
.VAR124(VAR208[0]),
.VAR48(VAR70[0]),
.VAR184(VAR66[0]),
.VAR186(VAR72),
.VAR118(VAR190),
.VAR175(VAR99),
.VAR86(VAR22),
.VAR36(VAR192)
);
VAR147 VAR217(
.VAR186 (VAR72),
.VAR169 (VAR169),
.VAR118 (VAR190),
.VAR175 (VAR99),
.VAR86 (VAR22),
.VAR36 (VAR192)
);
VAR174 VAR207(
.VAR169(VAR169),
.VAR114(VAR114),
.VAR201(VAR155[1]),
.VAR136(VAR54[1]),
.VAR34(VAR14[1]),
.VAR68(VAR30[1]),
.VAR143(VAR80[1]),
.VAR140(VAR213[1]),
.VAR153(VAR125[1]),
.VAR105(VAR49[1]),
.VAR133(VAR191[1]),
.VAR78(VAR43[1]),
.VAR55(VAR119[1]),
.VAR156(VAR41[1]),
.VAR165(VAR69[1]),
.VAR60(VAR204[1]),
.VAR124(VAR208[1]),
.VAR48(VAR70[1]),
.VAR184(VAR66[1]),
.VAR129(VAR129),
.VAR84(VAR84),
.VAR172(VAR172),
.VAR46(VAR46),
.VAR177(VAR177) );
VAR214 VAR206(
.VAR169(VAR169),
.VAR148(VAR148),
.VAR180(VAR180),
.VAR114(VAR114),
.VAR201(VAR155[2]),
.VAR136(VAR54[2]),
.VAR34(VAR14[2]),
.VAR68(VAR30[2]),
.VAR143(VAR80[2]),
.VAR140(VAR213[2]),
.VAR153(VAR125[2]),
.VAR105(VAR49[2]),
.VAR133(VAR191[2]),
.VAR78(VAR43[2]),
.VAR55(VAR119[2]),
.VAR156(VAR41[2]),
.VAR165(VAR69[2]),
.VAR60(VAR204[2]),
.VAR124(VAR208[2]),
.VAR48(VAR70[2]),
.VAR184(VAR66[2]),
.VAR145 (VAR145),
.VAR17 (VAR17),
.VAR59 (VAR59),
.VAR32 (VAR32[12:0]),
.VAR141 (VAR141[2:0]),
.VAR8 (VAR8[0:0]),
.VAR47 (VAR47[0:0]),
.VAR90 (VAR90[0:0]),
.VAR196 (VAR196[0:0]),
.VAR185 (VAR185[1:0]),
.VAR178 (VAR178[0:0]),
.VAR179 (VAR179[15:0]),
.VAR42 (VAR42[1:0]),
.VAR166 (VAR166[1:0])
);
VAR123 VAR50(
.VAR169(VAR169),
.VAR114(VAR114),
.VAR183(VAR155[3]),
.VAR122(VAR80[3]),
.VAR24(VAR43[3]),
.VAR44(VAR14[3]),
.VAR160(VAR125[3]),
.VAR167(VAR49[3]),
.VAR75(VAR54[3]),
.VAR218(VAR213[3]),
.VAR67(VAR191[3]),
.VAR57(VAR119[3]),
.VAR21(VAR70[3]),
.VAR203(VAR41[3]),
.VAR163(VAR208[3]),
.VAR13(VAR66[3]),
.VAR87(VAR79)
);
VAR40 VAR85(
.VAR169(VAR169),
.VAR114(VAR114),
.VAR201(VAR155[4]),
.VAR136(VAR54[4]),
.VAR34(VAR14[4]),
.VAR68(VAR30[4]),
.VAR143(VAR80[4]),
.VAR140(VAR213[4]),
.VAR153(VAR125[4]),
.VAR105(VAR49[4]),
.VAR133(VAR191[4]),
.VAR78(VAR43[4]),
.VAR55(VAR119[4]),
.VAR156(VAR41[4]),
.VAR165(VAR69[4]),
.VAR60(VAR204[4]),
.VAR124(VAR208[4]),
.VAR48(VAR70[4]),
.VAR184(VAR66[4])
);
VAR33 VAR88 (
.VAR169(VAR169),
.VAR114(VAR114),
.VAR201(VAR155[5]),
.VAR136(VAR54[5]),
.VAR34(VAR14[5]),
.VAR68(VAR30[5]),
.VAR143(VAR80[5]),
.VAR140(VAR213[5]),
.VAR153(VAR125[5]),
.VAR105(VAR49[5]),
.VAR133(VAR191[5]),
.VAR78(VAR43[5]),
.VAR55(VAR119[5]),
.VAR156(VAR41[5]),
.VAR165(VAR69[5]),
.VAR60(VAR204[5]),
.VAR124(VAR208[5]),
.VAR48(VAR70[5]),
.VAR184(VAR66[5]),
.VAR25(VAR25),
.VAR93(VAR93),
.VAR74(VAR74),
.VAR168(VAR168),
.VAR211(VAR211),
.VAR58(VAR58),
.VAR97(VAR97),
.VAR161(VAR161),
.VAR117(VAR117)
);
VAR135 VAR15
(
.VAR169(VAR169),
.VAR114(VAR114),
.VAR201(VAR155[6]),
.VAR136(VAR54[6]),
.VAR34(VAR14[6]),
.VAR68(VAR30[6]),
.VAR143(VAR80[6]),
.VAR140(VAR213[6]),
.VAR153(VAR125[6]),
.VAR105(VAR49[6]),
.VAR133(VAR191[6]),
.VAR78(VAR43[6]),
.VAR55(VAR119[6]),
.VAR156(VAR41[6]),
.VAR165(VAR69[6]),
.VAR60(VAR204[6]),
.VAR124(VAR208[6]),
.VAR48(VAR70[6]),
.VAR184(VAR66[6]),
.VAR107(VAR107),
.VAR76(VAR76)
);
VAR187 VAR138
(
.VAR4(VAR137),
.VAR131(VAR164),
.VAR87(VAR159),
.VAR114(VAR114),
.VAR169(VAR169),
.VAR201(VAR155[7]),
.VAR136(VAR54[7]),
.VAR34(VAR14[7]),
.VAR68(VAR30[7]),
.VAR143(VAR80[7]),
.VAR140(VAR213[7]),
.VAR153(VAR125[7]),
.VAR105(VAR49[7]),
.VAR133(VAR191[7]),
.VAR78(VAR43[7]),
.VAR55(VAR119[7]),
.VAR156(VAR41[7]),
.VAR165(VAR69[7]),
.VAR60(VAR204[7]),
.VAR124(VAR208[7]),
.VAR48(VAR70[7]),
.VAR184(VAR66[7])
);
VAR16 VAR116
(
.VAR25(VAR25),
.VAR93(VAR93),
.VAR74(VAR74),
.VAR168(VAR168),
.VAR211(VAR211),
.VAR58(VAR58),
.VAR97(VAR97),
.VAR120(VAR120)
);
endmodule
|
mit
|
EliasVansteenkiste/ConnectionRouter
|
vtr_flow/benchmarks/arithmetic/generated_circuits/adder_trees/verilog/adder_tree_3L_017bits.v
| 1,917 |
module MODULE1 (
clk,
VAR18, VAR29, VAR32, VAR28, VAR31, VAR8, VAR10, VAR19,
sum,
);
input clk;
input [VAR16+0-1:0] VAR18, VAR29, VAR32, VAR28, VAR31, VAR8, VAR10, VAR19;
output [VAR16 :0] sum;
reg [VAR16 :0] sum;
wire [VAR16+3-1:0] VAR2;
wire [VAR16+2-1:0] VAR15, VAR24;
wire [VAR16+1-1:0] VAR25, VAR1, VAR17, VAR26;
reg [VAR16+0-1:0] VAR6, VAR4, VAR23, VAR12, VAR30, VAR20, VAR33, VAR5;
MODULE2 VAR3(VAR15, VAR24, VAR2 );
MODULE2 VAR22(VAR25, VAR1, VAR15 );
MODULE2 VAR7(VAR17, VAR26, VAR24 );
MODULE2 VAR14(VAR6, VAR4, VAR25);
MODULE2 VAR13(VAR23, VAR12, VAR1);
MODULE2 VAR9(VAR30, VAR20, VAR17);
MODULE2 VAR27(VAR33, VAR5, VAR26);
always @(posedge clk) begin
VAR6 <= VAR18;
VAR4 <= VAR29;
VAR23 <= VAR32;
VAR12 <= VAR28;
VAR30 <= VAR31;
VAR20 <= VAR8;
VAR33 <= VAR10;
VAR5 <= VAR19;
sum <= VAR2;
sum <= VAR15;
end
endmodule
module MODULE2(VAR34,VAR11,sum);
parameter VAR21 = 0;
input [VAR16+VAR21-1:0] VAR34;
input [VAR16+VAR21-1:0] VAR11;
output [VAR16+VAR21:0] sum;
assign sum = VAR34 + VAR11;
endmodule
|
mit
|
ncos/Xilinx-Verilog
|
INTERFACES/src/ARINC429/ARINC429.v
| 1,777 |
module MODULE1(
input wire [1 : 0] VAR22,
input wire [7 : 0] VAR13,
input wire [22 : 0] VAR15,
input wire VAR28,
output wire VAR2,
output wire VAR14,
input wire VAR8,
input wire VAR1,
input wire VAR3,
output reg [7:0] VAR29,
output reg [22:0] VAR24,
output reg VAR6,
input wire VAR7, input wire reset
);
VAR17 VAR12
(
.clk(VAR28),
.VAR23(VAR22),
.VAR18(VAR13),
.VAR9(VAR15),
.VAR3(VAR3),
.VAR2(VAR2),
.VAR14(VAR14),
.reset(reset)
);
wire [7:0] VAR25;
wire [22:0] VAR11;
wire VAR30;
VAR20 VAR19
(
.clk(VAR28),
.VAR16(VAR8),
.VAR27(VAR1),
.VAR24(VAR11),
.VAR29(VAR25),
.VAR6(VAR30)
);
wire [7:0] VAR4;
wire [22:0] VAR5;
wire VAR21;
VAR26 VAR10
(
.clk(VAR28),
.VAR16(VAR8),
.VAR27(VAR1),
.VAR24(VAR5),
.VAR29(VAR4),
.VAR6(VAR21)
);
always @(posedge VAR28)
begin
VAR24 <= VAR7 ? VAR11 : VAR5;
VAR29 <= VAR7 ? VAR25 : VAR4;
VAR6 <= VAR7 ? VAR30 : VAR21;
end
endmodule
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_ms
|
cells/a21boi/sky130_fd_sc_ms__a21boi.blackbox.v
| 1,392 |
module MODULE1 (
VAR2 ,
VAR4 ,
VAR5 ,
VAR3
);
output VAR2 ;
input VAR4 ;
input VAR5 ;
input VAR3;
supply1 VAR8;
supply0 VAR1;
supply1 VAR6 ;
supply0 VAR7 ;
endmodule
|
apache-2.0
|
mda-ut/SubZero
|
fpga/fpga_hw/top_level/SONAR/FancySlave.v
| 4,056 |
module MODULE1 (VAR34, VAR26, VAR44, VAR51, VAR35, VAR2, VAR28, VAR16, VAR53, VAR31, VAR15, VAR25, VAR1, VAR17, VAR38, VAR7);
input VAR34;
input [17:0] VAR1;
input [1:0] VAR17;
output [6:0] VAR28, VAR16, VAR53, VAR31, VAR15, VAR25;
output [17:0] VAR38;
output [2:0] VAR7;
input VAR26;
input VAR44;
input VAR2;
output VAR51;
output VAR35;
wire [5:0] VAR10;
wire VAR3, VAR47, VAR32;
wire [15:0]VAR56;
wire VAR27, VAR22, VAR21;
wire [13:0] VAR54, VAR23;
assign VAR3 = ~VAR2 & ~VAR10[5] & ~VAR10[4];
assign VAR47 = ~VAR2 & ~VAR10[5] & VAR10[4] & ~VAR10[3] & ~VAR10[2] & (VAR10[1] ^ VAR10[0]);
assign VAR32 = ~VAR2 & (~VAR10[5] & VAR10[4] & (VAR10[3] | VAR10[2] | VAR10[1] & VAR10[0] ) ) | (VAR10[5] & ~VAR10[4] & ~VAR10[3] & ~VAR10[2] & ~VAR10[1] & ~VAR10[0]);
assign VAR22 = VAR54[13];
assign VAR21 = VAR23[13];
VAR37 VAR12(
.clk(~VAR26),
.VAR34(VAR34 & ~VAR2),
.enable(~VAR2 & ~(VAR10[5] & ~VAR10[4] & ~VAR10[3] & ~VAR10[2] & ~VAR10[1] & VAR10[0]) ),
.VAR24(VAR10)
);
VAR14 VAR40(
.clk(~VAR26),
.VAR34(VAR34),
.enable(VAR3),
.VAR5(VAR27),
.VAR24(VAR56)
);
VAR33 VAR9(
.clk(~VAR26),
.VAR34(VAR34),
.enable(VAR32 | ~VAR17[0]),
.select(~VAR17[0]),
.VAR5(VAR1[13:0]),
.VAR24(VAR54)
);
VAR33 VAR48(
.clk(~VAR26),
.VAR34(VAR34),
.enable(VAR32 | ~VAR17[1]),
.select(~VAR17[1]),
.VAR5(VAR1[13:0]),
.VAR24(VAR23)
);
VAR45 VAR41(
.VAR11(VAR44),
.VAR39(VAR3),
.VAR29(VAR27)
);
VAR45 VAR8(
.VAR11(VAR22),
.VAR39(VAR32),
.VAR29(VAR51)
);
VAR45 VAR50(
.VAR11(VAR21),
.VAR39(VAR32),
.VAR29(VAR35)
);
VAR19 VAR42(.VAR52(VAR28), .VAR20(VAR56[3:0]));
VAR19 VAR4(.VAR52(VAR16), .VAR20(VAR56[7:4]));
VAR19 VAR6(.VAR52(VAR53), .VAR20(VAR56[11:8]));
VAR19 VAR36(.VAR52(VAR31), .VAR20(VAR56[15:12]));
VAR19 VAR49(.VAR52(VAR25), .VAR20(VAR10[5:4]));
VAR19 VAR46(.VAR52(VAR15), .VAR20(VAR10[3:0]));
VAR55 VAR18(
.VAR30(VAR54),
.VAR13(VAR23),
.sel(VAR1[14]),
.VAR43(VAR38)
);
endmodule
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_ms
|
cells/dlxbn/sky130_fd_sc_ms__dlxbn.functional.pp.v
| 1,959 |
module MODULE1 (
VAR13 ,
VAR15 ,
VAR6 ,
VAR3,
VAR16 ,
VAR4 ,
VAR5 ,
VAR7
);
output VAR13 ;
output VAR15 ;
input VAR6 ;
input VAR3;
input VAR16 ;
input VAR4 ;
input VAR5 ;
input VAR7 ;
wire VAR11 ;
wire VAR8;
not VAR9 (VAR11 , VAR3 );
VAR1 VAR14 VAR12 (VAR8 , VAR6, VAR11, , VAR16, VAR4);
buf VAR10 (VAR13 , VAR8 );
not VAR2 (VAR15 , VAR8 );
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_hd
|
cells/o21ba/sky130_fd_sc_hd__o21ba.behavioral.v
| 1,563 |
module MODULE1 (
VAR12 ,
VAR13 ,
VAR5 ,
VAR1
);
output VAR12 ;
input VAR13 ;
input VAR5 ;
input VAR1;
supply1 VAR8;
supply0 VAR6;
supply1 VAR2 ;
supply0 VAR7 ;
wire VAR10 ;
wire VAR4;
nor VAR9 (VAR10 , VAR13, VAR5 );
nor VAR3 (VAR4, VAR1, VAR10 );
buf VAR11 (VAR12 , VAR4 );
endmodule
|
apache-2.0
|
omicronns/studies-sys-rek
|
de1-soc/v/I2C_CCD_Config.v
| 10,435 |
module MODULE1 ( VAR25,
VAR41,
VAR34,
VAR15,
VAR23,
VAR10,
VAR11
);
input VAR25;
input VAR41;
input VAR34;
output VAR10;
inout VAR11;
reg [15:0] VAR35;
reg [31:0] VAR5;
reg VAR3;
reg VAR28;
wire VAR16;
wire VAR40;
reg [23:0] VAR20;
reg [5:0] VAR27;
reg [3:0] VAR44;
input VAR15;
input VAR23;
parameter VAR42 = 16'h0797;
parameter VAR29 = 16'd50;
reg [24:0] VAR39;
wire VAR4;
reg [1:0] VAR37;
reg [3:0] VAR12;
wire VAR14;
wire VAR32;
reg [15:0] VAR8;
wire [17:0] VAR24;
wire [23:0] VAR17;
wire [23:0] VAR38;
wire [23:0] VAR19;
wire [23:0] VAR18;
wire [23:0] VAR6;
wire [23:0] VAR26;
assign VAR17 = VAR34 ? 24'h010036 : 24'h010000;
assign VAR38 = VAR34 ? 24'h020210 : 24'h020000;
assign VAR19 = VAR34 ? 24'h0303BF : 24'h03077F;
assign VAR18 = VAR34 ? 24'h0404FF : 24'h0409FF;
assign VAR6 = VAR34 ? 24'h220000 : 24'h220011;
assign VAR26 = VAR34 ? 24'h230000 : 24'h230011;
always@(posedge VAR25 or negedge VAR41)
begin
if (!VAR41)
begin
VAR12 <= 0;
end
else
begin
VAR12 <= {VAR12[2:0],VAR15};
end
end
assign VAR14 = ({VAR12[0],VAR15}==2'b10) ? 1 : 0 ;
assign VAR32 = ({VAR12[3:2]}==2'b10) ? 1 : 0 ;
assign VAR24 = VAR23 ? (VAR8 - VAR29) : (VAR8 + VAR29);
always@(posedge VAR25 or negedge VAR41)
begin
if (!VAR41)
VAR8 <= VAR42;
end
else if (VAR14|VAR4)
if (VAR24[17])
VAR8 <= 0;
else if (VAR24[16])
VAR8 <= 16'hffff;
else
VAR8 <= VAR24[15:0];
end
always@(posedge VAR25 or negedge VAR41)
begin
if (!VAR41)
VAR39 <= 0;
end
else if (!VAR12[3])
VAR39 <= VAR39 + 1;
else
VAR39 <= 0;
end
assign VAR4 = (VAR39 == 25'h1fffff) ? 1 : 0;
wire VAR36;
assign VAR36 = VAR41 & ~VAR32 & ~VAR4 ;
parameter VAR31 = 50000000; parameter VAR2 = 20000; parameter VAR9 = 25;
always@(posedge VAR25 or negedge VAR36)
begin
if(!VAR36)
begin
VAR3 <= 0;
VAR35 <= 0;
end
else
begin
if( VAR35 < (VAR31/VAR2) )
VAR35 <= VAR35+1;
end
else
begin
VAR35 <= 0;
VAR3 <= ~VAR3;
end
end
end
VAR22 VAR30 ( .VAR43(VAR3), .VAR10(VAR10), .VAR11(VAR11), .VAR21(VAR5), .VAR1(VAR28), .VAR13(VAR16), .VAR7(VAR40), .VAR33(VAR36)
);
always@(posedge VAR3 or negedge VAR36)
begin
if(!VAR36)
begin
VAR27 <= 0;
VAR44 <= 0;
VAR28 <= 0;
end
else if(VAR27<VAR9)
begin
case(VAR44)
0: begin
VAR5 <= {8'hBA,VAR20};
VAR28 <= 1;
VAR44 <= 1;
end
1: begin
if(VAR16)
begin
if(!VAR40)
VAR44 <= 2;
end
else
VAR44 <= 0;
VAR28 <= 0;
end
end
2: begin
VAR27 <= VAR27+1;
VAR44 <= 0;
end
endcase
end
end
always
begin
case(VAR27)
0 : VAR20 <= 24'h000000;
1 : VAR20 <= 24'h20c000; 2 : VAR20 <= {8'h09,VAR8}; 3 : VAR20 <= 24'h050000; 4 : VAR20 <= 24'h060019; 5 : VAR20 <= 24'h0A8000; 6 : VAR20 <= 24'h2B000B; 7 : VAR20 <= 24'h2C0010; 8 : VAR20 <= 24'h2D000C; 9 : VAR20 <= 24'h2E000B; 10 : VAR20 <= 24'h100051; 11 : VAR20 <= 24'h111805; 12 : VAR20 <= 24'h120003; 13 : VAR20 <= 24'h100053; 14 : VAR20 <= 24'h980000; 15 : VAR20 <= 24'hA00000; 16 : VAR20 <= 24'hA10000; 17 : VAR20 <= 24'hA20FFF; 18 : VAR20 <= VAR17 ; 19 : VAR20 <= VAR38 ; 20 : VAR20 <= VAR19; 21 : VAR20 <= VAR18; 22 : VAR20 <= VAR6; 23 : VAR20 <= VAR26; 24 : VAR20 <= 24'h4901A8; default:VAR20 <= 24'h000000;
endcase
end
endmodule
|
mit
|
markusC64/1541ultimate2
|
fpga/nios_dut/nios_dut/synthesis/submodules/altera_std_synchronizer_nocut.v
| 5,650 |
module MODULE1 (
clk,
VAR1,
din,
dout
);
parameter VAR3 = 3;
input clk;
input VAR1;
input din;
output dout;
reg VAR4;
reg [VAR3-2:0] VAR2;
|
gpl-3.0
|
Cosmos-OpenSSD/Cosmos-OpenSSD-plus
|
project/Predefined/2Ch8Way-1.0.3/IPRepo-1.0.3/Tiger4NSC/src/d_CS_evaluation_matrices.v
| 148,177 |
module MODULE60(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[11] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE85(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[2] ^ VAR3[5] ^ VAR3[7];
assign VAR2[1] = VAR3[0] ^ VAR3[3] ^ VAR3[6] ^ VAR3[8];
assign VAR2[2] = VAR3[1] ^ VAR3[4] ^ VAR3[7] ^ VAR3[9];
assign VAR2[3] = VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[4] = VAR3[2] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[3] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[4] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[2] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[3] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[2] ^ VAR3[4] ^ VAR3[9] ^ VAR3[10];
assign VAR2[10] = VAR3[0] ^ VAR3[3] ^ VAR3[5] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[1] ^ VAR3[4] ^ VAR3[6] ^ VAR3[11];
endmodule
module MODULE99(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10];
assign VAR2[8] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[9] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[10] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[11] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE31(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[11];
assign VAR2[1] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7];
assign VAR2[2] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8];
assign VAR2[3] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[10];
assign VAR2[7] = VAR3[1] ^ VAR3[6] ^ VAR3[7];
assign VAR2[8] = VAR3[0] ^ VAR3[2] ^ VAR3[7] ^ VAR3[8];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[8] ^ VAR3[9];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[9] ^ VAR3[10];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE18(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[3] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[1] ^ VAR3[4] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[9] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[11] = VAR3[2] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE122(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[1] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[2] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[10];
assign VAR2[5] = VAR3[0] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[1] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10];
assign VAR2[7] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9];
assign VAR2[8] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[11] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
endmodule
module MODULE9(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[1] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[2] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
endmodule
module MODULE82(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[3] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[1] ^ VAR3[4] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[8] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[11];
assign VAR2[7] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[10];
assign VAR2[8] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7];
assign VAR2[10] = VAR3[1] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8];
assign VAR2[11] = VAR3[2] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
endmodule
module MODULE55(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[3] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[1] = VAR3[4] ^ VAR3[9] ^ VAR3[10];
assign VAR2[2] = VAR3[5] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[3] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9];
assign VAR2[4] = VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[2] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE41(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[3] ^ VAR3[7] ^ VAR3[8];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[8] ^ VAR3[9];
assign VAR2[2] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10];
assign VAR2[3] = VAR3[2] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[10];
assign VAR2[6] = VAR3[1] ^ VAR3[11];
assign VAR2[7] = VAR3[2] ^ VAR3[3] ^ VAR3[7] ^ VAR3[8];
assign VAR2[8] = VAR3[3] ^ VAR3[4] ^ VAR3[8] ^ VAR3[9];
assign VAR2[9] = VAR3[0] ^ VAR3[4] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10];
assign VAR2[10] = VAR3[1] ^ VAR3[5] ^ VAR3[6] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[2] ^ VAR3[6] ^ VAR3[7] ^ VAR3[11];
endmodule
module MODULE114(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7];
assign VAR2[1] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[3] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[1] ^ VAR3[2] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[2] ^ VAR3[3] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[3] ^ VAR3[4];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5];
assign VAR2[11] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6];
endmodule
module MODULE13(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[2] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[1] ^ VAR3[2] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[8] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8];
assign VAR2[8] = VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[9] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[10] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
endmodule
module MODULE89(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[10];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4];
assign VAR2[3] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[10];
assign VAR2[4] = VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8];
assign VAR2[7] = VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[9] ^ VAR3[11];
endmodule
module MODULE119(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[1] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[2] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[2] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[3] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[4] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[10];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
endmodule
module MODULE96(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[11];
assign VAR2[1] = VAR3[0];
assign VAR2[2] = VAR3[1];
assign VAR2[3] = VAR3[2] ^ VAR3[11];
assign VAR2[4] = VAR3[3] ^ VAR3[11];
assign VAR2[5] = VAR3[4];
assign VAR2[6] = VAR3[5];
assign VAR2[7] = VAR3[6] ^ VAR3[11];
assign VAR2[8] = VAR3[7];
assign VAR2[9] = VAR3[8];
assign VAR2[10] = VAR3[9];
assign VAR2[11] = VAR3[10];
endmodule
module MODULE108(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[10];
assign VAR2[1] = VAR3[11];
assign VAR2[2] = VAR3[0];
assign VAR2[3] = VAR3[1] ^ VAR3[10];
assign VAR2[4] = VAR3[2] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[3] ^ VAR3[11];
assign VAR2[6] = VAR3[4];
assign VAR2[7] = VAR3[5] ^ VAR3[10];
assign VAR2[8] = VAR3[6] ^ VAR3[11];
assign VAR2[9] = VAR3[7];
assign VAR2[10] = VAR3[8];
assign VAR2[11] = VAR3[9];
endmodule
module MODULE111(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[9];
assign VAR2[1] = VAR3[10];
assign VAR2[2] = VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[9];
assign VAR2[4] = VAR3[1] ^ VAR3[9] ^ VAR3[10];
assign VAR2[5] = VAR3[2] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[3] ^ VAR3[11];
assign VAR2[7] = VAR3[4] ^ VAR3[9];
assign VAR2[8] = VAR3[5] ^ VAR3[10];
assign VAR2[9] = VAR3[6] ^ VAR3[11];
assign VAR2[10] = VAR3[7];
assign VAR2[11] = VAR3[8];
endmodule
module MODULE86(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[8];
assign VAR2[1] = VAR3[9];
assign VAR2[2] = VAR3[10];
assign VAR2[3] = VAR3[8] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[8] ^ VAR3[9];
assign VAR2[5] = VAR3[1] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[2] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
assign VAR2[8] = VAR3[4] ^ VAR3[9];
assign VAR2[9] = VAR3[5] ^ VAR3[10];
assign VAR2[10] = VAR3[6] ^ VAR3[11];
assign VAR2[11] = VAR3[7];
endmodule
module MODULE126(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[7];
assign VAR2[1] = VAR3[8];
assign VAR2[2] = VAR3[9];
assign VAR2[3] = VAR3[7] ^ VAR3[10];
assign VAR2[4] = VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[8] ^ VAR3[9];
assign VAR2[6] = VAR3[1] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
assign VAR2[9] = VAR3[4] ^ VAR3[9];
assign VAR2[10] = VAR3[5] ^ VAR3[10];
assign VAR2[11] = VAR3[6] ^ VAR3[11];
endmodule
module MODULE2(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[6] ^ VAR3[11];
assign VAR2[1] = VAR3[7];
assign VAR2[2] = VAR3[8];
assign VAR2[3] = VAR3[6] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[8] ^ VAR3[9];
assign VAR2[7] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
assign VAR2[10] = VAR3[4] ^ VAR3[9];
assign VAR2[11] = VAR3[5] ^ VAR3[10];
endmodule
module MODULE51(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[5] ^ VAR3[10];
assign VAR2[1] = VAR3[6] ^ VAR3[11];
assign VAR2[2] = VAR3[7];
assign VAR2[3] = VAR3[5] ^ VAR3[8] ^ VAR3[10];
assign VAR2[4] = VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
assign VAR2[11] = VAR3[4] ^ VAR3[9];
endmodule
module MODULE24(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[4] ^ VAR3[9];
assign VAR2[1] = VAR3[5] ^ VAR3[10];
assign VAR2[2] = VAR3[6] ^ VAR3[11];
assign VAR2[3] = VAR3[4] ^ VAR3[7] ^ VAR3[9];
assign VAR2[4] = VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[5] = VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[9] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
endmodule
module MODULE101(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
assign VAR2[1] = VAR3[4] ^ VAR3[9];
assign VAR2[2] = VAR3[5] ^ VAR3[10];
assign VAR2[3] = VAR3[3] ^ VAR3[6] ^ VAR3[8];
assign VAR2[4] = VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[8] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[10] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE20(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
assign VAR2[2] = VAR3[4] ^ VAR3[9];
assign VAR2[3] = VAR3[2] ^ VAR3[5] ^ VAR3[7] ^ VAR3[11];
assign VAR2[4] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[8] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[9] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[11] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE66(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[4] ^ VAR3[6] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[5] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[7] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[8] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[9] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[10] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
endmodule
module MODULE35(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[3] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[9] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[10] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[11] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
endmodule
module MODULE117(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[2] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[2] ^ VAR3[4] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[10] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[11] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
endmodule
module MODULE125(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[1] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[3] = VAR3[1] ^ VAR3[3] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[5] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[7] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[8] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[9] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[11] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
endmodule
module MODULE59(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[10];
assign VAR2[1] = VAR3[11];
assign VAR2[2] = VAR3[0];
assign VAR2[3] = VAR3[1] ^ VAR3[10];
assign VAR2[4] = VAR3[2] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[3] ^ VAR3[11];
assign VAR2[6] = VAR3[4];
assign VAR2[7] = VAR3[5] ^ VAR3[10];
assign VAR2[8] = VAR3[6] ^ VAR3[11];
assign VAR2[9] = VAR3[7];
assign VAR2[10] = VAR3[8];
assign VAR2[11] = VAR3[9];
endmodule
module MODULE90(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[8];
assign VAR2[1] = VAR3[9];
assign VAR2[2] = VAR3[10];
assign VAR2[3] = VAR3[8] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[8] ^ VAR3[9];
assign VAR2[5] = VAR3[1] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[2] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
assign VAR2[8] = VAR3[4] ^ VAR3[9];
assign VAR2[9] = VAR3[5] ^ VAR3[10];
assign VAR2[10] = VAR3[6] ^ VAR3[11];
assign VAR2[11] = VAR3[7];
endmodule
module MODULE16(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[6] ^ VAR3[11];
assign VAR2[1] = VAR3[7];
assign VAR2[2] = VAR3[8];
assign VAR2[3] = VAR3[6] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[8] ^ VAR3[9];
assign VAR2[7] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
assign VAR2[10] = VAR3[4] ^ VAR3[9];
assign VAR2[11] = VAR3[5] ^ VAR3[10];
endmodule
module MODULE67(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[4] ^ VAR3[9];
assign VAR2[1] = VAR3[5] ^ VAR3[10];
assign VAR2[2] = VAR3[6] ^ VAR3[11];
assign VAR2[3] = VAR3[4] ^ VAR3[7] ^ VAR3[9];
assign VAR2[4] = VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[5] = VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[9] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
endmodule
module MODULE47(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
assign VAR2[2] = VAR3[4] ^ VAR3[9];
assign VAR2[3] = VAR3[2] ^ VAR3[5] ^ VAR3[7] ^ VAR3[11];
assign VAR2[4] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[8] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[9] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[11] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE87(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[3] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[9] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[10] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[11] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
endmodule
module MODULE30(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[1] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[3] = VAR3[1] ^ VAR3[3] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[5] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[7] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[8] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[9] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[11] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
endmodule
module MODULE72(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[1] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[2] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[3] = VAR3[1] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[6] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[10] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[11] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE84(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[3] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[11] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
endmodule
module MODULE5(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[1] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[2] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[3] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE62(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10];
assign VAR2[5] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[9] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[10] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE124(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9];
assign VAR2[4] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9];
assign VAR2[6] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10];
assign VAR2[7] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[11] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
endmodule
module MODULE116(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[1] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[2] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[10];
assign VAR2[6] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8];
assign VAR2[8] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[9] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[10] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
endmodule
module MODULE58(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[3] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[8] ^ VAR3[10];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[9] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8];
assign VAR2[10] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[11] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
endmodule
module MODULE110(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[9];
assign VAR2[1] = VAR3[10];
assign VAR2[2] = VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[9];
assign VAR2[4] = VAR3[1] ^ VAR3[9] ^ VAR3[10];
assign VAR2[5] = VAR3[2] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[3] ^ VAR3[11];
assign VAR2[7] = VAR3[4] ^ VAR3[9];
assign VAR2[8] = VAR3[5] ^ VAR3[10];
assign VAR2[9] = VAR3[6] ^ VAR3[11];
assign VAR2[10] = VAR3[7];
assign VAR2[11] = VAR3[8];
endmodule
module MODULE71(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[6] ^ VAR3[11];
assign VAR2[1] = VAR3[7];
assign VAR2[2] = VAR3[8];
assign VAR2[3] = VAR3[6] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[8] ^ VAR3[9];
assign VAR2[7] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
assign VAR2[10] = VAR3[4] ^ VAR3[9];
assign VAR2[11] = VAR3[5] ^ VAR3[10];
endmodule
module MODULE120(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
assign VAR2[1] = VAR3[4] ^ VAR3[9];
assign VAR2[2] = VAR3[5] ^ VAR3[10];
assign VAR2[3] = VAR3[3] ^ VAR3[6] ^ VAR3[8];
assign VAR2[4] = VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[8] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[10] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE95(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[3] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[9] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[10] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[11] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
endmodule
module MODULE100(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[1] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[2] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[2] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[4] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[5] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[6] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[9] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[10] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
endmodule
module MODULE42(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[3] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[11] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
endmodule
module MODULE109(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[6] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[8] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[9] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE98(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9];
assign VAR2[4] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9];
assign VAR2[6] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10];
assign VAR2[7] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[11] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
endmodule
module MODULE97(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[1] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[2] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[3] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[8] ^ VAR3[10];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[10];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8];
assign VAR2[9] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[10] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[11] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE83(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[1] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[2] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[2] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[5] = VAR3[0] ^ VAR3[3] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8];
endmodule
module MODULE49(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8];
assign VAR2[3] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[1] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[2] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[2] ^ VAR3[3] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[9] ^ VAR3[10];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE7(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[2] ^ VAR3[3] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[9] ^ VAR3[10];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9];
assign VAR2[4] = VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[8] = VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[1] ^ VAR3[2] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE22(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[2] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[9] = VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[10] = VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[11] = VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
endmodule
module MODULE104(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[1] = VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[2] = VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[6] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[8] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[11] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
endmodule
module MODULE73(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[8];
assign VAR2[1] = VAR3[9];
assign VAR2[2] = VAR3[10];
assign VAR2[3] = VAR3[8] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[8] ^ VAR3[9];
assign VAR2[5] = VAR3[1] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[2] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
assign VAR2[8] = VAR3[4] ^ VAR3[9];
assign VAR2[9] = VAR3[5] ^ VAR3[10];
assign VAR2[10] = VAR3[6] ^ VAR3[11];
assign VAR2[11] = VAR3[7];
endmodule
module MODULE39(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[4] ^ VAR3[9];
assign VAR2[1] = VAR3[5] ^ VAR3[10];
assign VAR2[2] = VAR3[6] ^ VAR3[11];
assign VAR2[3] = VAR3[4] ^ VAR3[7] ^ VAR3[9];
assign VAR2[4] = VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[5] = VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[9] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
endmodule
module MODULE38(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[3] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[9] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[10] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[11] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
endmodule
module MODULE10(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[1] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[2] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[3] = VAR3[1] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[6] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[10] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[11] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE103(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[1] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[2] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[3] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE1(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9];
assign VAR2[4] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9];
assign VAR2[6] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10];
assign VAR2[7] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[11] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
endmodule
module MODULE45(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[3] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[8] ^ VAR3[10];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[9] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8];
assign VAR2[10] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[11] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
endmodule
module MODULE56(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8];
assign VAR2[2] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[2] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[1] ^ VAR3[2] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[2] ^ VAR3[3] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[9] ^ VAR3[10];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[11];
endmodule
module MODULE102(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[2] ^ VAR3[3] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[9] ^ VAR3[10];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9];
assign VAR2[4] = VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[8] = VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[1] ^ VAR3[2] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE121(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[10] = VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[11] = VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
endmodule
module MODULE107(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[1] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[2] = VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[10];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8];
assign VAR2[7] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[10] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
endmodule
module MODULE74(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[2] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[8] ^ VAR3[10];
assign VAR2[7] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8];
assign VAR2[9] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9];
assign VAR2[10] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10];
assign VAR2[11] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
endmodule
module MODULE36(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8];
assign VAR2[1] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9];
assign VAR2[2] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[11];
assign VAR2[4] = VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8];
assign VAR2[5] = VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[6] = VAR3[0] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[0] ^ VAR3[3] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[4] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[11];
endmodule
module MODULE46(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[4] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4];
assign VAR2[5] = VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5];
assign VAR2[6] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6];
assign VAR2[7] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[2] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[3] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE25(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[7];
assign VAR2[1] = VAR3[8];
assign VAR2[2] = VAR3[9];
assign VAR2[3] = VAR3[7] ^ VAR3[10];
assign VAR2[4] = VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[8] ^ VAR3[9];
assign VAR2[6] = VAR3[1] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
assign VAR2[9] = VAR3[4] ^ VAR3[9];
assign VAR2[10] = VAR3[5] ^ VAR3[10];
assign VAR2[11] = VAR3[6] ^ VAR3[11];
endmodule
module MODULE21(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
assign VAR2[2] = VAR3[4] ^ VAR3[9];
assign VAR2[3] = VAR3[2] ^ VAR3[5] ^ VAR3[7] ^ VAR3[11];
assign VAR2[4] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[8] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[9] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[11] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE94(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[1] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[2] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[2] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[4] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[5] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[6] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[9] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[10] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
endmodule
module MODULE105(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[1] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[2] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[3] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE34(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[4] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[10];
assign VAR2[5] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9];
assign VAR2[7] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[8] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[9] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[11] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
endmodule
module MODULE15(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[1] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[2] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[2] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[5] = VAR3[0] ^ VAR3[3] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8];
endmodule
module MODULE64(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[2] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[2] ^ VAR3[3] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
endmodule
module MODULE50(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[10] = VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[11] = VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
endmodule
module MODULE81(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[3] = VAR3[0] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[10];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[11];
assign VAR2[7] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[11] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
endmodule
module MODULE40(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10];
assign VAR2[1] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9];
assign VAR2[3] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8];
assign VAR2[4] = VAR3[0] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8];
assign VAR2[11] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9];
endmodule
module MODULE12(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5];
assign VAR2[5] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6];
assign VAR2[6] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7];
assign VAR2[7] = VAR3[0] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[2] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[3] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[1] ^ VAR3[4] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE118(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[1] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[2] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6];
assign VAR2[4] = VAR3[0] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE26(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[11];
assign VAR2[4] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[5] = VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
endmodule
module MODULE76(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7];
assign VAR2[3] = VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE23(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[6] ^ VAR3[11];
assign VAR2[1] = VAR3[7];
assign VAR2[2] = VAR3[8];
assign VAR2[3] = VAR3[6] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[8] ^ VAR3[9];
assign VAR2[7] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
assign VAR2[10] = VAR3[4] ^ VAR3[9];
assign VAR2[11] = VAR3[5] ^ VAR3[10];
endmodule
module MODULE44(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[3] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[9] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[10] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[11] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
endmodule
module MODULE106(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[3] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[11] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
endmodule
module MODULE80(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9];
assign VAR2[4] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9];
assign VAR2[6] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10];
assign VAR2[7] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[11] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
endmodule
module MODULE28(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[1] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[2] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[2] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[5] = VAR3[0] ^ VAR3[3] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8];
endmodule
module MODULE123(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[2] ^ VAR3[3] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[9] ^ VAR3[10];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9];
assign VAR2[4] = VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[8] = VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[1] ^ VAR3[2] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE27(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[1] = VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[2] = VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[6] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[8] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[11] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
endmodule
module MODULE88(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[2] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[8] ^ VAR3[10];
assign VAR2[7] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8];
assign VAR2[9] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9];
assign VAR2[10] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10];
assign VAR2[11] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
endmodule
module MODULE61(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6];
assign VAR2[5] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7];
assign VAR2[6] = VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8];
assign VAR2[7] = VAR3[1] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[2] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[3] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[4] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE4(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[1] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[2] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6];
assign VAR2[4] = VAR3[0] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE57(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8];
endmodule
module MODULE92(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[11];
assign VAR2[3] = VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[7] = VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[8] = VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[9] = VAR3[0] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
endmodule
module MODULE65(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[2] = VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[3] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[11] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE112(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[9] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[10] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[11] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
endmodule
module MODULE91(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[5] ^ VAR3[10];
assign VAR2[1] = VAR3[6] ^ VAR3[11];
assign VAR2[2] = VAR3[7];
assign VAR2[3] = VAR3[5] ^ VAR3[8] ^ VAR3[10];
assign VAR2[4] = VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
assign VAR2[11] = VAR3[4] ^ VAR3[9];
endmodule
module MODULE75(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[1] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[3] = VAR3[1] ^ VAR3[3] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[5] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[7] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[8] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[9] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[11] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
endmodule
module MODULE6(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[6] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[8] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[9] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE69(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[3] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[8] ^ VAR3[10];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[9] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8];
assign VAR2[10] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[11] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
endmodule
module MODULE3(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[2] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[2] ^ VAR3[3] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
endmodule
module MODULE8(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[1] = VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[2] = VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[6] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[8] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[11] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
endmodule
module MODULE54(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[7] = VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8];
assign VAR2[10] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9];
assign VAR2[11] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10];
endmodule
module MODULE11(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[4] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4];
assign VAR2[5] = VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5];
assign VAR2[6] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6];
assign VAR2[7] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[2] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[3] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE32(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3];
assign VAR2[4] = VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE37(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7];
assign VAR2[3] = VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE14(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[1] = VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[2] = VAR3[0] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[10] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE33(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[9] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[10] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[11] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
endmodule
module MODULE70(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9];
assign VAR2[3] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[8] ^ VAR3[9];
assign VAR2[5] = VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[2] ^ VAR3[6];
assign VAR2[8] = VAR3[1] ^ VAR3[3] ^ VAR3[7];
assign VAR2[9] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[8];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[9];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[10];
endmodule
module MODULE48(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[4] ^ VAR3[10];
assign VAR2[1] = VAR3[1] ^ VAR3[5] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[2] ^ VAR3[6];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[10];
assign VAR2[4] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[10];
assign VAR2[7] = VAR3[5] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[6] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[7] ^ VAR3[10];
assign VAR2[10] = VAR3[2] ^ VAR3[8] ^ VAR3[11];
assign VAR2[11] = VAR3[3] ^ VAR3[9];
endmodule
module MODULE53(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[4] ^ VAR3[9];
assign VAR2[1] = VAR3[5] ^ VAR3[10];
assign VAR2[2] = VAR3[6] ^ VAR3[11];
assign VAR2[3] = VAR3[4] ^ VAR3[7] ^ VAR3[9];
assign VAR2[4] = VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[5] = VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[9] = VAR3[1] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[2] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[3] ^ VAR3[8] ^ VAR3[11];
endmodule
module MODULE63(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[1] = VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[2] = VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[3] = VAR3[1] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[6] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[10] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[11] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE77(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9];
assign VAR2[4] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9];
assign VAR2[6] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10];
assign VAR2[7] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[10] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[11] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
endmodule
module MODULE29(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8];
assign VAR2[2] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[1] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[2] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[7] = VAR3[1] ^ VAR3[2] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[2] ^ VAR3[3] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[9] ^ VAR3[10];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[11];
endmodule
module MODULE113(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[10] = VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[11] = VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
endmodule
module MODULE17(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[2] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[8] ^ VAR3[10];
assign VAR2[7] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8];
assign VAR2[9] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9];
assign VAR2[10] = VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10];
assign VAR2[11] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
endmodule
module MODULE93(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[4] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[4] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4];
assign VAR2[5] = VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5];
assign VAR2[6] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6];
assign VAR2[7] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[8] = VAR3[0] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[9] = VAR3[1] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[2] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[3] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
endmodule
module MODULE52(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[0] ^ VAR3[1] ^ VAR3[2];
assign VAR2[4] = VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[5] = VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[6] = VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7];
assign VAR2[9] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
endmodule
module MODULE79(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[11];
assign VAR2[3] = VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[7] = VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[11];
assign VAR2[8] = VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9];
assign VAR2[9] = VAR3[0] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
endmodule
module MODULE78(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[1] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[7] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
assign VAR2[9] = VAR3[0] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9] ^ VAR3[11];
endmodule
module MODULE19(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[1] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[2] = VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8] ^ VAR3[10];
assign VAR2[3] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7] ^ VAR3[11];
assign VAR2[5] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8];
assign VAR2[6] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[5] ^ VAR3[9];
assign VAR2[8] = VAR3[0] ^ VAR3[1] ^ VAR3[2] ^ VAR3[4] ^ VAR3[6] ^ VAR3[10];
assign VAR2[9] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[7] ^ VAR3[11];
assign VAR2[10] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9];
endmodule
module MODULE115(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[0] ^ VAR3[2] ^ VAR3[6];
assign VAR2[1] = VAR3[1] ^ VAR3[3] ^ VAR3[7];
assign VAR2[2] = VAR3[0] ^ VAR3[2] ^ VAR3[4] ^ VAR3[8];
assign VAR2[3] = VAR3[1] ^ VAR3[2] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9];
assign VAR2[4] = VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[10];
assign VAR2[5] = VAR3[0] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[11];
assign VAR2[6] = VAR3[0] ^ VAR3[1] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9];
assign VAR2[7] = VAR3[1] ^ VAR3[7] ^ VAR3[10];
assign VAR2[8] = VAR3[2] ^ VAR3[8] ^ VAR3[11];
assign VAR2[9] = VAR3[3] ^ VAR3[9];
assign VAR2[10] = VAR3[0] ^ VAR3[4] ^ VAR3[10];
assign VAR2[11] = VAR3[1] ^ VAR3[5] ^ VAR3[11];
endmodule
module MODULE43(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[4] ^ VAR3[7] ^ VAR3[9] ^ VAR3[10];
assign VAR2[1] = VAR3[5] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[0] ^ VAR3[6] ^ VAR3[9] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[4] ^ VAR3[9];
assign VAR2[4] = VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[7] ^ VAR3[9];
assign VAR2[5] = VAR3[0] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10];
assign VAR2[6] = VAR3[1] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[9] ^ VAR3[11];
assign VAR2[7] = VAR3[2] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9];
assign VAR2[8] = VAR3[0] ^ VAR3[3] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10];
assign VAR2[9] = VAR3[1] ^ VAR3[4] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[10] = VAR3[2] ^ VAR3[5] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[11] = VAR3[3] ^ VAR3[6] ^ VAR3[8] ^ VAR3[9];
endmodule
module MODULE68(VAR3, VAR2);
input wire [VAR1-1:0] VAR3;
output wire [VAR1-1:0] VAR2;
assign VAR2[0] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[9] ^ VAR3[10] ^ VAR3[11];
assign VAR2[1] = VAR3[0] ^ VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10] ^ VAR3[11];
assign VAR2[2] = VAR3[1] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[3] = VAR3[1] ^ VAR3[4] ^ VAR3[6] ^ VAR3[8] ^ VAR3[10] ^ VAR3[11];
assign VAR2[4] = VAR3[1] ^ VAR3[6] ^ VAR3[7] ^ VAR3[10];
assign VAR2[5] = VAR3[0] ^ VAR3[2] ^ VAR3[7] ^ VAR3[8] ^ VAR3[11];
assign VAR2[6] = VAR3[1] ^ VAR3[3] ^ VAR3[8] ^ VAR3[9];
assign VAR2[7] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[6] ^ VAR3[11];
assign VAR2[8] = VAR3[1] ^ VAR3[2] ^ VAR3[5] ^ VAR3[6] ^ VAR3[7];
assign VAR2[9] = VAR3[2] ^ VAR3[3] ^ VAR3[6] ^ VAR3[7] ^ VAR3[8];
assign VAR2[10] = VAR3[0] ^ VAR3[3] ^ VAR3[4] ^ VAR3[7] ^ VAR3[8] ^ VAR3[9];
assign VAR2[11] = VAR3[0] ^ VAR3[1] ^ VAR3[4] ^ VAR3[5] ^ VAR3[8] ^ VAR3[9] ^ VAR3[10];
endmodule
|
gpl-3.0
|
zhaishaomin/ring_network-based-multicore-
|
communication_assist/dc_download.v
| 5,302 |
module MODULE1( clk,
rst,
VAR7,
VAR27,
VAR5,
VAR4,
VAR24,
VAR19,
VAR28
);
parameter VAR8=5'b10000;
parameter VAR2=5'b10001;
parameter VAR26=5'b10010;
parameter VAR39=5'b10011;
parameter VAR38=5'b11000;
parameter VAR3=5'b11001;
parameter VAR23=5'b11010;
parameter VAR31=5'b11100;
parameter VAR13=5'b10100;
parameter VAR33=5'b11011;
parameter VAR22=5'b10101;
parameter VAR16=5'b10110;
parameter VAR6=5'b10111;
input clk;
input rst;
input [15:0] VAR7; input VAR27;
input [1:0] VAR5;
input VAR4; output VAR24; output [143:0] VAR19;
output [1:0] VAR28;
reg [1:0] VAR30;
reg [1:0] VAR12;
parameter VAR17=2'b00;
parameter VAR10=2'b01;
parameter VAR21=2'b10;
reg [15:0] VAR11;
reg [15:0] VAR25;
reg [15:0] VAR36;
reg [15:0] VAR15;
reg [15:0] VAR14;
reg [15:0] VAR35;
reg [15:0] VAR1;
reg [15:0] VAR37;
reg [15:0] VAR34;
assign VAR28=VAR12;
assign VAR19={VAR34,VAR37,VAR1,VAR35,VAR14,VAR15,VAR36,VAR25,VAR11};
reg VAR24;
reg VAR20;
reg VAR32;
reg VAR29;
always@
begin
case(VAR18)
4'b0000:VAR9=9'b000000001;
4'b0001:VAR9=9'b000000010;
4'b0010:VAR9=9'b000000100;
4'b0011:VAR9=9'b000001000;
4'b0100:VAR9=9'b000010000;
4'b0101:VAR9=9'b000100000;
4'b0110:VAR9=9'b001000000;
4'b0111:VAR9=9'b010000000;
4'b1000:VAR9=9'b100000000;
default:VAR9=9'b000000000;
endcase
end
always@(posedge clk)
begin
if(rst||VAR29)
VAR11<=16'h0000;
end
else if(VAR9[0]&&VAR20)
VAR11<=VAR7;
end
always@(posedge clk)
begin
if(rst||VAR29)
VAR25<=16'h0000;
end
else if(VAR9[1]&&VAR20)
VAR25<=VAR7;
end
always@(posedge clk)
begin
if(rst||VAR29)
VAR36<=16'h0000;
end
else if(VAR9[2]&&VAR20)
VAR36<=VAR7;
end
always@(posedge clk)
begin
if(rst||VAR29)
VAR15<=16'h0000;
end
else if(VAR9[3]&&VAR20)
VAR15<=VAR7;
end
always@(posedge clk)
begin
if(rst||VAR29)
VAR14<=16'h0000;
end
else if(VAR9[4]&&VAR20)
VAR14<=VAR7;
end
always@(posedge clk)
begin
if(rst||VAR29)
VAR35<=16'h0000;
end
else if(VAR9[5]&&VAR20)
VAR35<=VAR7;
end
always@(posedge clk)
begin
if(rst||VAR29)
VAR1<=16'h0000;
end
else if(VAR9[6]&&VAR20)
VAR1<=VAR7;
end
always@(posedge clk)
begin
if(rst||VAR29)
VAR37<=16'h0000;
end
else if(VAR9[7]&&VAR20)
VAR37<=VAR7;
end
always@(posedge clk)
begin
if(rst||VAR29)
VAR34<=16'h0000;
end
else if(VAR9[8]&&VAR20)
VAR34<=VAR7;
end
always@(posedge clk)
begin
if(rst)
VAR12<=2'b00;
end
else
VAR12<=VAR30;
end
always@(posedge clk)
begin
if(rst||VAR29)
VAR18<=4'b0000;
end
else if(VAR32)
VAR18<=VAR18+4'b0001;
end
endmodule
|
apache-2.0
|
cpulabs/mist1032sa
|
src/dps/device/utim64/main_counter.v
| 1,065 |
module MODULE1(
input wire VAR9,
input wire VAR6,
input wire VAR5,
input wire VAR8,
input wire VAR4,
input wire [1:0] VAR1,
input wire [63:0] VAR2,
output wire VAR10,
output wire [63:0] VAR7
);
reg VAR3;
reg [63:0] VAR11;
always@(posedge VAR9 or negedge VAR6)begin
if(!VAR6)begin
VAR3 <= 1'b0;
VAR11 <= {64{1'b0}};
end
else begin
if(VAR5)begin
VAR3 <= VAR8;
end
begin
if(VAR3)begin
VAR11 <= VAR11 + 64'h00000001;
end
else begin
if(VAR4)begin
VAR11[31:0] <= (!VAR1[0])? VAR2[31:0] : VAR11[31:0];
VAR11[63:32] <= (!VAR1[1])? VAR2[63:32] : VAR11[63:32];
end
end
end
end
end
assign VAR7 = VAR11;
assign VAR10 = VAR3;
endmodule
|
bsd-2-clause
|
csturton/wirepatch
|
system/hardware/cores/fabric/ovl_ported/ovl_width.v
| 1,651 |
module MODULE1 (VAR3, reset, enable, VAR13, VAR21);
parameter VAR9 = VAR16;
parameter VAR12 = 1;
parameter VAR18 = 1;
parameter VAR22 = VAR19;
parameter VAR2 = VAR20;
parameter VAR4 = VAR10;
parameter VAR17 = VAR8;
parameter VAR1 = VAR15;
parameter VAR5 = VAR7;
input VAR3, reset, enable;
input VAR13;
output [VAR11-1:0] VAR21;
parameter VAR14 = "VAR6";
|
mit
|
mistryalok/Zedboard
|
learning/opencv_hls/xapp1167_vivado/sw/fast-corner/prj/solution1/syn/verilog/FIFO_image_filter_src0_data_stream_2_V.v
| 3,013 |
module MODULE2 (
clk,
VAR13,
VAR15,
VAR1,
VAR14);
parameter VAR22 = 32'd8;
parameter VAR2 = 32'd1;
parameter VAR3 = 32'd2;
input clk;
input [VAR22-1:0] VAR13;
input VAR15;
input [VAR2-1:0] VAR1;
output [VAR22-1:0] VAR14;
reg[VAR22-1:0] VAR9 [0:VAR3-1];
integer VAR27;
always @ (posedge clk)
begin
if (VAR15)
begin
for (VAR27=0;VAR27<VAR3-1;VAR27=VAR27+1)
VAR9[VAR27+1] <= VAR9[VAR27];
VAR9[0] <= VAR13;
end
end
assign VAR14 = VAR9[VAR1];
endmodule
module MODULE1 (
clk,
reset,
VAR11,
VAR24,
VAR4,
VAR25,
VAR17,
VAR12,
VAR8,
VAR16);
parameter VAR21 = "VAR6";
parameter VAR22 = 32'd8;
parameter VAR2 = 32'd1;
parameter VAR3 = 32'd2;
input clk;
input reset;
output VAR11;
input VAR24;
input VAR4;
output[VAR22 - 1:0] VAR25;
output VAR17;
input VAR12;
input VAR8;
input[VAR22 - 1:0] VAR16;
wire[VAR2 - 1:0] VAR5 ;
wire[VAR22 - 1:0] VAR18, VAR20;
reg[VAR2:0] VAR10 = {(VAR2+1){1'b1}};
reg VAR7 = 0, VAR19 = 1;
assign VAR11 = VAR7;
assign VAR17 = VAR19;
assign VAR18 = VAR16;
assign VAR25 = VAR20;
always @ (posedge clk) begin
if (reset == 1'b1)
begin
VAR10 <= ~{VAR2+1{1'b0}};
VAR7 <= 1'b0;
VAR19 <= 1'b1;
end
else begin
if (((VAR4 & VAR24) == 1 & VAR7 == 1) &&
((VAR8 & VAR12) == 0 | VAR19 == 0))
begin
VAR10 <= VAR10 -1;
if (VAR10 == 0)
VAR7 <= 1'b0;
VAR19 <= 1'b1;
end
else if (((VAR4 & VAR24) == 0 | VAR7 == 0) &&
((VAR8 & VAR12) == 1 & VAR19 == 1))
begin
VAR10 <= VAR10 +1;
VAR7 <= 1'b1;
if (VAR10 == VAR3-2)
VAR19 <= 1'b0;
end
end
end
assign VAR5 = VAR10[VAR2] == 1'b0 ? VAR10[VAR2-1:0]:{VAR2{1'b0}};
assign VAR26 = (VAR8 & VAR12) & VAR19;
MODULE2
.VAR22(VAR22),
.VAR2(VAR2),
.VAR3(VAR3))
VAR23 (
.clk(clk),
.VAR13(VAR18),
.VAR15(VAR26),
.VAR1(VAR5),
.VAR14(VAR20));
endmodule
|
gpl-3.0
|
ShepardSiegel/ocpi
|
libsrc/hdl/bsv/mkCRC32.v
| 16,946 |
module MODULE1(VAR37,
VAR7,
VAR33,
VAR28,
VAR38,
VAR34,
VAR44,
VAR6,
VAR41,
VAR20,
VAR4,
VAR1);
input VAR37;
input VAR7;
input [7 : 0] VAR33;
input VAR28;
output VAR38;
input VAR34;
output VAR44;
output [31 : 0] VAR6;
output VAR41;
input VAR20;
output [31 : 0] VAR4;
output VAR1;
wire [31 : 0] VAR4, VAR6;
wire VAR38, VAR44, VAR1, VAR41;
reg [31 : 0] VAR23;
wire [31 : 0] VAR29;
wire VAR5;
wire [31 : 0] VAR15,
VAR16,
VAR14,
VAR2,
VAR27,
VAR18,
VAR21,
VAR40,
VAR9,
VAR35,
VAR32,
VAR26,
VAR3,
VAR13,
VAR25,
VAR24,
VAR36,
VAR42,
VAR31,
VAR39,
VAR43,
VAR19,
VAR17,
VAR8,
VAR11,
VAR12;
wire [7 : 0] VAR10;
assign VAR38 = 1'd1 ;
assign VAR44 = 1'd1 ;
assign VAR6 =
{ ~VAR23[0],
~VAR23[1],
~VAR23[2],
~VAR23[3],
~VAR23[4],
~VAR23[5],
~VAR23[6],
~VAR23[7],
~VAR23[8],
~VAR23[9],
~VAR23[10],
~VAR23[11],
~VAR23[12],
~VAR23[13],
~VAR23[14],
~VAR23[15],
~VAR23[16],
~VAR23[17],
~VAR23[18],
~VAR23[19],
~VAR23[20],
~VAR23[21],
~VAR23[22],
~VAR23[23],
~VAR23[24],
~VAR23[25],
~VAR23[26],
~VAR23[27],
~VAR23[28],
~VAR23[29],
~VAR23[30],
~VAR23[31] } ;
assign VAR41 = 1'd1 ;
assign VAR4 =
{ ~VAR23[0],
~VAR23[1],
~VAR23[2],
~VAR23[3],
~VAR23[4],
~VAR23[5],
~VAR23[6],
~VAR23[7],
~VAR23[8],
~VAR23[9],
~VAR23[10],
~VAR23[11],
~VAR23[12],
~VAR23[13],
~VAR23[14],
~VAR23[15],
~VAR23[16],
~VAR23[17],
~VAR23[18],
~VAR23[19],
~VAR23[20],
~VAR23[21],
~VAR23[22],
~VAR23[23],
~VAR23[24],
~VAR23[25],
~VAR23[26],
~VAR23[27],
~VAR23[28],
~VAR23[29],
~VAR23[30],
~VAR23[31] } ;
assign VAR1 = 1'd1 ;
assign VAR29 =
(VAR34 || VAR20) ? 32'hFFFFFFFF : VAR11 ;
assign VAR5 = VAR34 || VAR20 || VAR28 ;
assign VAR15 =
VAR16[31] ?
VAR43 :
VAR19 ;
assign VAR16 =
VAR14[31] ?
VAR31 :
VAR39 ;
assign VAR14 =
VAR2[31] ?
VAR36 :
VAR42 ;
assign VAR2 =
VAR27[31] ?
VAR25 :
VAR24 ;
assign VAR27 =
VAR18[31] ?
VAR3 :
VAR13 ;
assign VAR18 =
VAR21[31] ?
VAR32 :
VAR26 ;
assign VAR21 =
VAR40[31] ?
VAR9 :
VAR35 ;
assign VAR40 =
VAR23 ^ VAR12 ;
assign VAR9 =
{ VAR40[30:26],
~VAR40[25],
VAR40[24:23],
~VAR40[22:21],
VAR40[20:16],
~VAR40[15],
VAR40[14:12],
~VAR40[11:9],
VAR40[8],
~VAR40[7:6],
VAR40[5],
~VAR40[4:3],
VAR40[2],
~VAR40[1:0],
1'd1 } ;
assign VAR35 =
{ VAR40[30:0],
1'd0 } ;
assign VAR32 =
{ VAR21[30:26],
~VAR21[25],
VAR21[24:23],
~VAR21[22:21],
VAR21[20:16],
~VAR21[15],
VAR21[14:12],
~VAR21[11:9],
VAR21[8],
~VAR21[7:6],
VAR21[5],
~VAR21[4:3],
VAR21[2],
~VAR21[1:0],
1'd1 } ;
assign VAR26 =
{ VAR21[30:0],
1'd0 } ;
assign VAR3 =
{ VAR18[30:26],
~VAR18[25],
VAR18[24:23],
~VAR18[22:21],
VAR18[20:16],
~VAR18[15],
VAR18[14:12],
~VAR18[11:9],
VAR18[8],
~VAR18[7:6],
VAR18[5],
~VAR18[4:3],
VAR18[2],
~VAR18[1:0],
1'd1 } ;
assign VAR13 =
{ VAR18[30:0],
1'd0 } ;
assign VAR25 =
{ VAR27[30:26],
~VAR27[25],
VAR27[24:23],
~VAR27[22:21],
VAR27[20:16],
~VAR27[15],
VAR27[14:12],
~VAR27[11:9],
VAR27[8],
~VAR27[7:6],
VAR27[5],
~VAR27[4:3],
VAR27[2],
~VAR27[1:0],
1'd1 } ;
assign VAR24 =
{ VAR27[30:0],
1'd0 } ;
assign VAR36 =
{ VAR2[30:26],
~VAR2[25],
VAR2[24:23],
~VAR2[22:21],
VAR2[20:16],
~VAR2[15],
VAR2[14:12],
~VAR2[11:9],
VAR2[8],
~VAR2[7:6],
VAR2[5],
~VAR2[4:3],
VAR2[2],
~VAR2[1:0],
1'd1 } ;
assign VAR42 =
{ VAR2[30:0],
1'd0 } ;
assign VAR31 =
{ VAR14[30:26],
~VAR14[25],
VAR14[24:23],
~VAR14[22:21],
VAR14[20:16],
~VAR14[15],
VAR14[14:12],
~VAR14[11:9],
VAR14[8],
~VAR14[7:6],
VAR14[5],
~VAR14[4:3],
VAR14[2],
~VAR14[1:0],
1'd1 } ;
assign VAR39 =
{ VAR14[30:0],
1'd0 } ;
assign VAR43 =
{ VAR16[30:26],
~VAR16[25],
VAR16[24:23],
~VAR16[22:21],
VAR16[20:16],
~VAR16[15],
VAR16[14:12],
~VAR16[11:9],
VAR16[8],
~VAR16[7:6],
VAR16[5],
~VAR16[4:3],
VAR16[2],
~VAR16[1:0],
1'd1 } ;
assign VAR19 =
{ VAR16[30:0],
1'd0 } ;
assign VAR17 =
{ VAR15[30:26],
~VAR15[25],
VAR15[24:23],
~VAR15[22:21],
VAR15[20:16],
~VAR15[15],
VAR15[14:12],
~VAR15[11:9],
VAR15[8],
~VAR15[7:6],
VAR15[5],
~VAR15[4:3],
VAR15[2],
~VAR15[1:0],
1'd1 } ;
assign VAR8 =
{ VAR15[30:0],
1'd0 } ;
assign VAR10 =
{ VAR33[0],
VAR33[1],
VAR33[2],
VAR33[3],
VAR33[4],
VAR33[5],
VAR33[6],
VAR33[7] } ;
assign VAR11 =
VAR15[31] ?
VAR17 :
VAR8 ;
assign VAR12 = { VAR10, 24'd0 } ;
always@(posedge VAR37)
begin
if (VAR7 == VAR22)
begin
VAR23 <= VAR30 32'hFFFFFFFF;
end
else
begin
if (VAR5)
VAR23 <= VAR30 VAR29;
end
end
begin
VAR23 = 32'hAAAAAAAA;
end
|
lgpl-3.0
|
theapi/de1-soc
|
vga/ip/pll/vga_pll/vga_pll_0002.v
| 2,272 |
module MODULE1(
input wire VAR47,
input wire rst,
output wire VAR64,
output wire VAR22,
output wire VAR20,
output wire VAR61,
output wire VAR34
);
VAR68 #(
.VAR31("false"),
.VAR35("50.0 VAR26"),
.VAR65("VAR73"),
.VAR12(4),
.VAR40("25.000000 VAR26"),
.VAR36("0 VAR46"),
.VAR37(50),
.VAR7("40.000000 VAR26"),
.VAR17("0 VAR46"),
.VAR58(50),
.VAR5("33.333333 VAR26"),
.VAR44("0 VAR46"),
.VAR13(50),
.VAR52("100.000000 VAR26"),
.VAR4("0 VAR46"),
.VAR38(50),
.VAR56("0 VAR26"),
.VAR1("0 VAR46"),
.VAR70(50),
.VAR21("0 VAR26"),
.VAR49("0 VAR46"),
.VAR66(50),
.VAR67("0 VAR26"),
.VAR53("0 VAR46"),
.VAR74(50),
.VAR60("0 VAR26"),
.VAR48("0 VAR46"),
.VAR28(50),
.VAR6("0 VAR26"),
.VAR63("0 VAR46"),
.VAR25(50),
.VAR8("0 VAR26"),
.VAR18("0 VAR46"),
.VAR45(50),
.VAR51("0 VAR26"),
.VAR41("0 VAR46"),
.VAR3(50),
.VAR19("0 VAR26"),
.VAR54("0 VAR46"),
.VAR29(50),
.VAR10("0 VAR26"),
.VAR16("0 VAR46"),
.VAR9(50),
.VAR55("0 VAR26"),
.VAR72("0 VAR46"),
.VAR39(50),
.VAR32("0 VAR26"),
.VAR42("0 VAR46"),
.VAR69(50),
.VAR2("0 VAR26"),
.VAR30("0 VAR46"),
.VAR59(50),
.VAR50("0 VAR26"),
.VAR57("0 VAR46"),
.VAR24(50),
.VAR43("0 VAR26"),
.VAR62("0 VAR46"),
.VAR15(50),
.VAR23("VAR71"),
.VAR14("VAR71")
) VAR11 (
.rst (rst),
.VAR27 ({VAR61, VAR20, VAR22, VAR64}),
.VAR34 (VAR34),
.VAR75 ( ),
.VAR33 (1'b0),
.VAR47 (VAR47)
);
endmodule
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_hs
|
cells/o21ai/sky130_fd_sc_hs__o21ai_2.v
| 2,134 |
module MODULE1 (
VAR1 ,
VAR5 ,
VAR2 ,
VAR4 ,
VAR6,
VAR8
);
output VAR1 ;
input VAR5 ;
input VAR2 ;
input VAR4 ;
input VAR6;
input VAR8;
VAR7 VAR3 (
.VAR1(VAR1),
.VAR5(VAR5),
.VAR2(VAR2),
.VAR4(VAR4),
.VAR6(VAR6),
.VAR8(VAR8)
);
endmodule
module MODULE1 (
VAR1 ,
VAR5,
VAR2,
VAR4
);
output VAR1 ;
input VAR5;
input VAR2;
input VAR4;
supply1 VAR6;
supply0 VAR8;
VAR7 VAR3 (
.VAR1(VAR1),
.VAR5(VAR5),
.VAR2(VAR2),
.VAR4(VAR4)
);
endmodule
|
apache-2.0
|
sergev/vak-opensource
|
hardware/s3esk-openrisc/or1200/or1200_spram_512x20.v
| 11,088 |
module MODULE1(
VAR1, VAR50, VAR31,
clk, rst, VAR42, VAR19, VAR34, addr, VAR15, VAR51
);
parameter VAR26 = 9;
parameter VAR41 = 20;
input VAR1;
input [VAR3 - 1:0] VAR31;
output VAR50;
input clk; input rst; input VAR42; input VAR19; input VAR34; input [VAR26-1:0] addr; input [VAR41-1:0] VAR15; output [VAR41-1:0] VAR51;
wire [3:0] VAR20;
wire [11:0] VAR20;
assign VAR50 = VAR1;
VAR23 #(VAR41, 1<<VAR26, VAR26) VAR39(
VAR27 VAR39(
VAR23 VAR39(
.VAR1(VAR1),
.VAR50(VAR50),
.VAR31(VAR31),
.VAR4(clk),
.VAR14(~VAR42),
.VAR52(~VAR19),
.VAR30(addr),
.VAR40(VAR15),
.VAR18(~VAR34),
.VAR11(VAR51)
);
VAR53 VAR53(
.VAR46(~VAR19),
.VAR7(),
.VAR22(~VAR34),
.VAR24(),
.VAR56(),
.VAR33(addr),
.VAR10(addr),
.VAR15(VAR15),
.VAR51(VAR51)
);
VAR35 VAR35(
.clk(clk),
.VAR43(addr),
.VAR38(VAR15),
.VAR19(VAR19),
.VAR34(VAR34),
.VAR32(VAR42),
.VAR47(VAR51)
);
VAR5 #(1<<VAR26, VAR26-1, VAR41-1) VAR9(
VAR17 VAR9(
VAR5 VAR9(
.VAR1(VAR1),
.VAR50(VAR50),
.VAR31(VAR31),
.VAR12(clk),
.VAR13(addr),
.VAR44(VAR15),
.VAR52(~VAR19),
.VAR14(~VAR42),
.VAR18(~VAR34),
.VAR2(VAR51)
);
VAR25 VAR8(
.VAR4(clk),
.VAR21(rst),
.VAR16(addr),
.VAR44(VAR15[7:0]),
.VAR49(VAR42),
.VAR37(VAR19),
.VAR55(VAR51[7:0])
);
VAR25 VAR45(
.VAR4(clk),
.VAR21(rst),
.VAR16(addr),
.VAR44(VAR15[15:8]),
.VAR49(VAR42),
.VAR37(VAR19),
.VAR55(VAR51[15:8])
);
VAR25 VAR36(
.VAR4(clk),
.VAR21(rst),
.VAR16(addr),
.VAR44({4'b0000, VAR15[19:16]}),
.VAR49(VAR42),
.VAR37(VAR19),
.VAR55({VAR20, VAR51[19:16]})
);
VAR54 VAR29(
.VAR4(clk),
.VAR28(rst),
.VAR16(addr),
.VAR44({12'h000,VAR15}),
.VAR48(4'h0),
.VAR49(VAR42),
.VAR37(VAR19),
.VAR55({VAR20,VAR51}),
.VAR6()
);
wire wr;
assign wr = VAR42 & VAR19;
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_ms
|
cells/tapvgnd/sky130_fd_sc_ms__tapvgnd.behavioral.v
| 1,193 |
module MODULE1 ();
supply1 VAR1;
supply0 VAR4;
supply1 VAR3 ;
supply0 VAR2 ;
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_ms
|
cells/bufinv/sky130_fd_sc_ms__bufinv.functional.v
| 1,259 |
module MODULE1 (
VAR1,
VAR4
);
output VAR1;
input VAR4;
wire VAR5;
not VAR3 (VAR5, VAR4 );
buf VAR2 (VAR1 , VAR5 );
endmodule
|
apache-2.0
|
JakeMercer/mac
|
gmii.v
| 1,193 |
module MODULE1
(
input wire reset,
input wire VAR12,
output wire VAR19,
output wire [7:0] VAR17,
output wire VAR11,
output wire VAR3,
input wire VAR18,
input wire [7:0] VAR21,
input wire VAR9,
input wire VAR15,
input wire VAR1,
input wire VAR8,
input wire VAR5,
input wire [7:0] VAR7,
input wire VAR2,
output wire VAR13,
output wire VAR14,
output wire [7:0] VAR6,
output wire VAR20,
output wire VAR16,
output wire VAR10,
output wire VAR4
);
assign VAR19 = VAR5;
assign VAR17 = VAR7;
assign VAR11 = VAR2;
assign VAR3 = VAR12;
assign VAR14 = VAR18;
assign VAR6 = VAR21;
assign VAR20 = VAR9;
assign VAR16 = VAR15;
assign VAR10 = VAR1;
assign VAR4 = VAR8;
assign VAR13 = VAR12;
endmodule
|
mit
|
ShepardSiegel/ocpi
|
coregen/pcie_4243_axi_k7_x4_125/source/pcie_7x_v1_3_axi_basic_rx_null_gen.v
| 15,537 |
module MODULE1 # (
parameter VAR4 = 128, parameter VAR9 = 1,
parameter VAR1 = VAR4 / 8 ) (
input [VAR4-1:0] VAR25, input VAR21, input VAR28, input VAR35, input [21:0] VAR16,
output VAR13, output VAR31, output [VAR1-1:0] VAR3, output VAR11, output reg [4:0] VAR17,
input VAR26, input VAR2 );
localparam VAR29 = (VAR4 == 128) ? 11'd4 :
(VAR4 == 64) ? 11'd2 : 11'd1;
localparam VAR20 = 0;
localparam VAR36 = 1;
reg VAR10;
reg VAR5;
reg [11:0] VAR38;
reg [11:0] VAR30;
wire [11:0] VAR15;
wire VAR34;
wire [11:0] VAR24;
wire [9:0] VAR6;
wire [1:0] VAR7;
wire VAR33;
reg [3:0] VAR18;
wire [VAR1-1:0] VAR8;
wire VAR14;
wire VAR32;
assign VAR32 = VAR16[21];
generate
if(VAR4 == 128) begin : VAR27
assign VAR14 = (VAR16[14:13] == 2'b11);
end
else begin : VAR22
assign VAR14 = 1'b0;
end
endgenerate
generate
if(VAR4 == 128) begin : VAR12
assign VAR7 = VAR14 ?
VAR25[94:93] : VAR25[30:29];
assign VAR33 = VAR14 ?
VAR25[79] : VAR25[15];
assign VAR6 = VAR7[1] ?
(VAR14 ? VAR25[73:64] : VAR25[9:0]) : 10'h0;
always @ begin
case({VAR7[0], VAR33})
2'b00: VAR18 = 4'd3 + 4'd0 - 4'd2;
2'b01: VAR18 = 4'd3 + 4'd1 - 4'd2;
2'b10: VAR18 = 4'd4 + 4'd0 - 4'd2;
2'b11: VAR18 = 4'd4 + 4'd1 - 4'd2;
endcase
end
end
else begin : VAR23
assign VAR7 = VAR25[30:29];
assign VAR33 = VAR25[15];
assign VAR6 = VAR7[1] ? VAR25[9:0] : 10'h0;
always @ begin
case (VAR10)
VAR20: begin
if(VAR21 && VAR28 && !VAR32) begin
VAR5 = VAR36;
end
else begin
VAR5 = VAR20;
end
VAR30 = VAR24;
end
VAR36: begin
if((VAR4 == 128) && VAR14 && VAR21) begin
VAR30 = VAR24;
VAR5 = VAR36;
end
else if(VAR28 && VAR34)
begin
VAR30 = VAR24;
VAR5 = VAR20;
end
else begin
if(VAR28) begin
VAR30 = VAR15;
end
else begin
VAR30 = VAR38;
end
VAR5 = VAR36;
end
end
default: begin
VAR30 = VAR38;
VAR5 = VAR20;
end
endcase
end
always @(posedge VAR26) begin
if(VAR2) begin
end
else begin
end
end
generate
if(VAR4 == 128) begin : VAR19
always @ begin
case(VAR30)
10'd1: VAR17 = 5'b10011;
10'd2: VAR17 = 5'b10111;
default: VAR17 = 5'b00011;
endcase
end
assign VAR8 = { ((VAR30 == 12'd2) ? 4'hF:4'h0), 4'hF };
end
else begin : VAR37
always @(*) begin
if(VAR30 == 12'd1) begin
VAR17 = 5'b10011;
end
else begin
VAR17 = 5'b00011;
end
end
assign VAR8 = 4'hF;
end
endgenerate
assign VAR13 = 1'b1;
assign VAR31 = (VAR30 <= VAR29);
assign VAR3 = VAR31 ? VAR8 : {VAR1{1'b1}};
assign VAR11 = VAR31;
endmodule
|
lgpl-3.0
|
jhol/butterflylogic
|
lib/xilinx/IOBUF.v
| 3,168 |
module MODULE1 (VAR10, VAR9, VAR16, VAR19);
parameter VAR4 = "VAR21";
parameter integer VAR20 = 12;
parameter VAR18 = "0";
parameter VAR15 = "VAR8";
parameter VAR11 = "VAR7";
parameter VAR1 = "VAR12";
parameter VAR6 = "VAR14";
output VAR10;
inout VAR9;
input VAR16, VAR19;
wire VAR2;
tri0 VAR13 = VAR17.VAR13;
or VAR3 (VAR2, VAR13, VAR19);
bufif0 VAR22 (VAR9, VAR16, VAR2);
buf VAR5 (VAR10, VAR9);
|
gpl-2.0
|
Given-Jiang/Dilation_Operation_Altera_OpenCL_DE1-SoC
|
bin_Dilation_Operation/ip/Dilation/acl_fp_custom_reduced_normalize_mult_double.v
| 4,568 |
module MODULE1(
VAR17, VAR5,
VAR16, VAR9, VAR10,
VAR23, VAR2, VAR20, VAR6,
enable,
VAR19, VAR18, VAR7);
parameter VAR21 = 1;
parameter VAR15 = 1;
parameter VAR1 = 1;
input VAR17, VAR5;
input VAR23, VAR2;
output VAR20, VAR6;
input enable;
input [56:0] VAR16;
input [11:0] VAR9; input VAR10;
output [55:0] VAR19; output [11:0] VAR18; output VAR7;
reg VAR14;
wire VAR3;
wire VAR4;
reg [55:0] VAR12;
reg [11:0] VAR11;
reg VAR13;
assign VAR4 = (VAR21 == 1) ? (~VAR14 | ~VAR3) : enable;
assign VAR20 = VAR14 & VAR3;
always@(posedge VAR17 or negedge VAR5)
begin
if (~VAR5)
begin
VAR12 <= 56'VAR8;
VAR11 <= 12'VAR8;
VAR13 <= 1'VAR22;
VAR14 <= 1'b0;
end
else if (VAR4)
begin
VAR14 <= VAR2;
VAR13 <= VAR10;
if (VAR16[56])
begin
if ((VAR9 == 12'h7fe) && (VAR15 == 0))
begin
VAR12 <= 56'h40000000000000;
end
else
begin
if (VAR1 == 1)
begin
VAR12 <= VAR16[56:1];
end
else
begin
VAR12 <= {VAR16[56:2], |VAR16[1:0]};
end
end
end
else
begin
VAR12 <= VAR16[55:0];
end
if (VAR15 == 0)
begin
if (VAR16[56])
begin
if (VAR9 == 12'h7fe)
begin
VAR11 <= 12'hfff;
end
else
begin
VAR11 <= VAR9 + 1'b1;
end
end
else
begin
if (~VAR16[55] & ~VAR9[11])
VAR11 <= 12'd0;
end
else
VAR11 <= VAR9;
end
end
else
begin
VAR11 <= (VAR9 & {12{VAR16[56] | VAR16[55]}}) + {1'b0, VAR16[56]};
end
end
end
assign VAR19 = VAR12;
assign VAR18 = VAR11;
assign VAR7 = VAR13;
assign VAR6 = VAR14;
assign VAR3 = VAR23;
endmodule
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_hd
|
cells/einvn/sky130_fd_sc_hd__einvn.symbol.v
| 1,335 |
module MODULE1 (
input VAR6 ,
output VAR2 ,
input VAR4
);
supply1 VAR3;
supply0 VAR1;
supply1 VAR7 ;
supply0 VAR5 ;
endmodule
|
apache-2.0
|
ptracton/wb_soc_template
|
rtl/jtag_tap/tap/rtl/verilog/tap_top.v
| 20,863 |
module MODULE1 #(parameter
VAR34 = 32'h149511c3,
VAR43 = 4)
(
VAR32,
VAR29,
VAR24,
VAR27,
VAR33,
VAR42,
VAR12,
VAR59,
VAR49,
VAR46,
VAR62,
VAR6,
VAR17,
VAR54,
VAR35,
VAR36, VAR26, VAR40 );
input VAR32; input VAR29; input VAR24; input VAR27; output VAR33; output VAR42;
output VAR12;
output VAR59;
output VAR49;
output VAR46;
output VAR62;
output VAR6;
output VAR17;
output VAR54;
output VAR35;
input VAR36; input VAR26; input VAR40;
localparam VAR47 = 4'b0000;
localparam VAR21 = 4'b0001;
localparam VAR39 = 4'b0010;
localparam VAR11 = 4'b1000;
localparam VAR52 = 4'b1001;
localparam VAR61 = 4'b1111;
reg VAR56;
reg VAR19;
reg VAR30;
reg VAR1;
reg VAR37;
reg VAR2;
reg VAR48;
reg VAR38;
reg VAR4;
reg VAR16;
reg VAR44;
reg VAR15, VAR3;
reg VAR60;
reg VAR23;
reg VAR9;
reg VAR25;
reg VAR10;
reg VAR14;
reg VAR45;
reg VAR22;
reg VAR58;
reg VAR7;
reg VAR33;
reg VAR42;
reg VAR20, VAR5, VAR13, VAR8;
wire VAR41;
assign VAR35 = VAR27;
assign VAR12 = VAR37;
assign VAR59 = VAR48;
assign VAR49 = VAR4;
assign VAR46 = VAR1;
assign VAR62 = VAR10;
assign VAR6 = VAR14;
assign VAR17 = VAR22;
assign VAR54 = VAR58;
always @ (posedge VAR29)
begin
VAR20 <= VAR32;
VAR5 <= VAR20;
VAR13 <= VAR5;
VAR8 <= VAR13;
end
assign VAR41 = VAR20 & VAR5 & VAR13 & VAR8 & VAR32;
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
VAR56<= 1'b1;
end
else if (VAR41)
VAR56<= 1'b1;
else
begin
if(VAR32 & (VAR56 | VAR16))
VAR56<= 1'b1;
end
else
VAR56<= 1'b0;
end
end
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
VAR19<= 1'b0;
end
else if (VAR41)
VAR19<= 1'b0;
else
if(~VAR32 & (VAR56 | VAR19 | VAR4 | VAR25))
VAR19<= 1'b1;
else
VAR19<= 1'b0;
end
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
VAR30<= 1'b0;
end
else if (VAR41)
VAR30<= 1'b0;
else
if(VAR32 & (VAR19 | VAR4 | VAR25))
VAR30<= 1'b1;
else
VAR30<= 1'b0;
end
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
VAR1<= 1'b0;
end
else if (VAR41)
VAR1<= 1'b0;
else
if(~VAR32 & VAR30)
VAR1<= 1'b1;
else
VAR1<= 1'b0;
end
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
VAR37<= 1'b0;
end
else if (VAR41)
VAR37<= 1'b0;
else
if(~VAR32 & (VAR1 | VAR37 | VAR38))
VAR37<= 1'b1;
else
VAR37<= 1'b0;
end
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
VAR2<= 1'b0;
end
else if (VAR41)
VAR2<= 1'b0;
else
if(VAR32 & (VAR1 | VAR37))
VAR2<= 1'b1;
else
VAR2<= 1'b0;
end
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
VAR48<= 1'b0;
end
else if (VAR41)
VAR48<= 1'b0;
else
if(~VAR32 & (VAR2 | VAR48))
VAR48<= 1'b1;
else
VAR48<= 1'b0;
end
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
VAR38<= 1'b0;
end
else if (VAR41)
VAR38<= 1'b0;
else
if(VAR32 & VAR48)
VAR38<= 1'b1;
else
VAR38<= 1'b0;
end
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
VAR4<= 1'b0;
end
else if (VAR41)
VAR4<= 1'b0;
else
if(VAR32 & (VAR2 | VAR38))
VAR4<= 1'b1;
else
VAR4<= 1'b0;
end
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
VAR16<= 1'b0;
end
else if (VAR41)
VAR16<= 1'b0;
else
if(VAR32 & VAR30)
VAR16<= 1'b1;
else
VAR16<= 1'b0;
end
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
VAR44<= 1'b0;
end
else if (VAR41)
VAR44<= 1'b0;
else
if(~VAR32 & VAR16)
VAR44<= 1'b1;
else
VAR44<= 1'b0;
end
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
VAR15<= 1'b0;
end
else if (VAR41)
VAR15<= 1'b0;
else
if(~VAR32 & (VAR44 | VAR15 | VAR9))
VAR15<= 1'b1;
else
VAR15<= 1'b0;
end
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
VAR60<= 1'b0;
end
else if (VAR41)
VAR60<= 1'b0;
else
if(VAR32 & (VAR44 | VAR15))
VAR60<= 1'b1;
else
VAR60<= 1'b0;
end
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
VAR23<= 1'b0;
end
else if (VAR41)
VAR23<= 1'b0;
else
if(~VAR32 & (VAR60 | VAR23))
VAR23<= 1'b1;
else
VAR23<= 1'b0;
end
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
VAR9<= 1'b0;
end
else if (VAR41)
VAR9<= 1'b0;
else
if(VAR32 & VAR23)
VAR9<= 1'b1;
else
VAR9<= 1'b0;
end
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
VAR25<= 1'b0;
end
else if (VAR41)
VAR25<= 1'b0;
else
if(VAR32 & (VAR60 | VAR9))
VAR25<= 1'b1;
else
VAR25<= 1'b0;
end
reg [VAR43-1:0] VAR53; reg [VAR43-1:0] VAR55, VAR50;
reg VAR31;
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
VAR53[VAR43-1:0] <= {VAR43{1'b0}};
end
else if(VAR44)
VAR53 <= 4'b0101; else if(VAR15)
VAR53[VAR43-1:0] <= {VAR27, VAR53[VAR43-1:1]};
end
always @ (negedge VAR29)
begin
VAR31 <= VAR53[0];
end
reg [31:0] VAR18;
reg VAR28;
always @ (posedge VAR29)
begin
if(VAR45 & VAR37)
VAR18 <= {VAR27, VAR18[31:1]};
end
else
VAR18 <= VAR34;
end
always @ (negedge VAR29)
begin
VAR28 <= VAR18[0];
end
reg VAR51;
reg VAR57;
always @ (posedge VAR29 or posedge VAR24)
begin
if (VAR24)
VAR57<= 1'b0;
end
else if(VAR37)
VAR57<= VAR27;
end
always @ (negedge VAR29)
begin
VAR51 <= VAR57;
end
always @ (posedge VAR29 or posedge VAR24)
begin
if(VAR24)
end
VAR55 <= VAR39; else if (VAR41)
VAR55 <= VAR39; else if(VAR25)
VAR55 <= VAR53;
end
always @ (VAR55)
begin
VAR10 = 1'b0;
VAR14 = 1'b0;
VAR45 = 1'b0;
VAR22 = 1'b0;
VAR58 = 1'b0;
VAR7 = 1'b0;
case(VAR55)
VAR47: VAR10 = 1'b1; VAR21: VAR14 = 1'b1; VAR39: VAR45 = 1'b1; VAR52: VAR22 = 1'b1; VAR11: VAR58 = 1'b1; VAR61: VAR7 = 1'b1; default: VAR7 = 1'b1; endcase
end
always @ (VAR3 or VAR60 or VAR31 or VAR50 or VAR28 or
VAR36 or VAR26 or VAR40 or
VAR51)
begin
if(VAR3)
VAR33 = VAR31;
end
else
begin
case(VAR50) VAR39: VAR33 = VAR28; VAR11: VAR33 = VAR36; VAR21: VAR33 = VAR26; VAR47: VAR33 = VAR26; VAR52: VAR33 = VAR40; default: VAR33 = VAR51; endcase
end
end
always @ (negedge VAR29)
begin
VAR42 <= VAR15 | VAR37 | (VAR48 & VAR58);
end
always @ (negedge VAR29)
begin
VAR3 <= VAR15;
VAR50 <= VAR55;
end
endmodule
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_hd
|
cells/a41oi/sky130_fd_sc_hd__a41oi.functional.pp.v
| 2,070 |
module MODULE1 (
VAR4 ,
VAR9 ,
VAR18 ,
VAR10 ,
VAR1 ,
VAR14 ,
VAR17,
VAR13,
VAR8 ,
VAR11
);
output VAR4 ;
input VAR9 ;
input VAR18 ;
input VAR10 ;
input VAR1 ;
input VAR14 ;
input VAR17;
input VAR13;
input VAR8 ;
input VAR11 ;
wire VAR16 ;
wire VAR15 ;
wire VAR12;
and VAR6 (VAR16 , VAR9, VAR18, VAR10, VAR1 );
nor VAR5 (VAR15 , VAR14, VAR16 );
VAR7 VAR2 (VAR12, VAR15, VAR17, VAR13);
buf VAR3 (VAR4 , VAR12 );
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_hdll
|
cells/mux2/sky130_fd_sc_hdll__mux2.functional.v
| 1,524 |
module MODULE1 (
VAR7 ,
VAR5,
VAR4,
VAR6
);
output VAR7 ;
input VAR5;
input VAR4;
input VAR6 ;
wire VAR1;
VAR8 VAR3 (VAR1, VAR5, VAR4, VAR6 );
buf VAR2 (VAR7 , VAR1);
endmodule
|
apache-2.0
|
lerwys/bpm-sw-old-backup
|
hdl/ip_cores/pcie/7k325ffg900/ddr_core/user_design/rtl/phy/mig_7series_v1_8_ddr_if_post_fifo.v
| 8,521 |
module MODULE1 #
(
parameter VAR6 = 100, parameter VAR24 = 4, parameter VAR29 = 32 )
(
input clk, input rst, input [3:0] VAR10,
input VAR28,
input [VAR29-1:0] din, output VAR11,
output VAR12,
output [VAR29-1:0] dout );
localparam VAR14
= (VAR24 == 2) ? 1 :
(((VAR24 == 3) || (VAR24 == 4)) ? 2 : 'VAR26);
integer VAR27;
reg [VAR29-1:0] VAR17[0:VAR24-1];
reg [3:0] VAR23 ;
reg VAR25;
reg [VAR14-1:0] VAR4;
reg [VAR14-1:0] VAR7;
task VAR21;
input rd;
input wr;
reg [1:0] VAR22;
reg [1:0] VAR30;
begin
VAR22 = (VAR4 + 1'b1)%VAR24;
VAR30 = (VAR7 + 1'b1)%VAR24;
casez ({rd, wr, VAR23[1], VAR25})
4'VAR19: ; 4'b0100: begin
end
4'b0110: begin
end
4'b1000: begin
end
4'b1001: begin
end
4'b1100, 4'b1101, 4'b1110: begin
end
4'b0101, 4'b1010: ;
default: begin
VAR20("VAR9 %VAR18 @%VAR15: VAR13 VAR16: rd:%VAR3,wr:%VAR3,VAR8:%VAR3,VAR5:%VAR3",
, rd, wr, VAR23, VAR25);
end
endcase
end
endtask
wire [VAR29-1:0] VAR2;
assign dout = VAR23[2] ? din : VAR2; assign VAR11 = VAR10[0] & VAR23[0];
assign VAR12 = !VAR10[3] || !VAR23[3];
always @(posedge clk)
if (rst) begin
end else begin
if (VAR23[1] && !VAR25 && VAR28 && !VAR10[1]) ;
end
else
VAR21(VAR28, !VAR10[1]);
end
wire VAR1;
assign VAR1 = (!VAR10[2] & ((!VAR28 & !VAR25) |
(VAR28 & !VAR23[2])));
always @ (posedge clk)
begin
if (VAR1)
end
assign VAR2 = VAR17 [VAR4];
endmodule
|
lgpl-3.0
|
hoglet67/opc
|
opc3/opc3cpu.v
| 2,199 |
module MODULE1( inout[15:0] VAR14, output[15:0] address, output VAR9, input clk, input VAR28);
parameter VAR2=0, VAR3=1, VAR23=2, VAR12=3, VAR21=4 ;
parameter VAR24=5'VAR30, VAR16=5'VAR33, VAR6=5'VAR22, VAR25=5'VAR19;
parameter VAR5=5'b01001, VAR8=5'b11000, VAR18=5'b01000;
parameter VAR4=5'b11001, VAR13=5'b11010, VAR27=5'b11011, VAR7=5'b11100;
parameter VAR26=5'b11101, VAR1=5'b11110;
reg [15:0] VAR17, VAR15;
reg [15:0] VAR32;
reg [2:0] VAR20;
reg [4:0] VAR31;
reg VAR29;
wire VAR11 = ((VAR20 == VAR21) && (VAR31 == VAR8 || VAR31 == VAR18)) & VAR28 ;
assign VAR9 = ~VAR11 ;
assign VAR14 = (VAR11)?VAR32:16'VAR10 ;
assign address = ( VAR11 || VAR20 == VAR23 || VAR20==VAR12)? VAR17:VAR15;
always @ (posedge clk or negedge VAR28 )
if (!VAR28)
VAR20 <= VAR2;
else
case(VAR20)
VAR2 : VAR20 <= VAR3;
VAR3 : VAR20 <= (VAR31[4])?VAR21:VAR23 ;
VAR23 : VAR20 <= (VAR31==VAR5)?VAR12:VAR21;
VAR12 : VAR20 <= VAR21;
VAR21 : VAR20 <= VAR2;
endcase
always @ (posedge clk)
begin
VAR31 <= (VAR20 == VAR2)? VAR14[15:11] : VAR31;
VAR17[15:0] <= VAR14 ;
if ( VAR20 == VAR21 )
casex (VAR31)
VAR7 : VAR32 <= VAR15 ;
VAR24 : {VAR29, VAR32} <= {1'b0, VAR32 & VAR17};
VAR1 : VAR32 <= {VAR32[7:0], VAR32[15:8]};
VAR6 : VAR32 <= ~VAR17;
VAR16 : VAR32 <= VAR17;
VAR5 : VAR32 <= VAR17;
VAR25 : {VAR29,VAR32} <= VAR32 + VAR29 + VAR17;
default: {VAR29,VAR32} <= {VAR29,VAR32};
endcase
end
always @ (posedge clk or negedge VAR28 )
if (!VAR28) VAR15 <= 16'h0000;
else
if ( VAR20 == VAR2 || VAR20 == VAR3 )
VAR15 <= VAR15 + 1;
else
case (VAR31)
VAR27 : VAR15 <= VAR17;
VAR4 : VAR15 <= (VAR29)?VAR17:VAR15;
VAR13 : VAR15 <= ~(|VAR32)?VAR17:VAR15;
VAR7 : VAR15 <= VAR17;
VAR26 : VAR15 <= VAR32;
default: VAR15 <= VAR15;
endcase
endmodule
|
gpl-3.0
|
ngoel9/progressive-learning-platform
|
reference/hw/unused/mod_skeleton.v
| 1,274 |
module MODULE1(rst, clk, VAR3, VAR7, VAR5, VAR2, VAR8, din, VAR4, dout);
input rst;
input clk;
input VAR3,VAR7;
input [31:0] VAR5, VAR2;
input [1:0] VAR8;
input [31:0] din;
output [31:0] VAR4, dout;
wire [31:0] VAR6, VAR1;
assign VAR4 = VAR6;
assign dout = VAR1;
always @(negedge clk) begin
if (VAR8[0] && VAR7 && !rst) begin
end else if (rst) begin
end
end
endmodule
|
gpl-3.0
|
google/skywater-pdk-libs-sky130_fd_sc_hdll
|
cells/nand2b/sky130_fd_sc_hdll__nand2b.symbol.v
| 1,305 |
module MODULE1 (
input VAR4,
input VAR5 ,
output VAR2
);
supply1 VAR3;
supply0 VAR1;
supply1 VAR7 ;
supply0 VAR6 ;
endmodule
|
apache-2.0
|
google/globalfoundries-pdk-libs-gf180mcu_fd_sc_mcu9t5v0
|
cells/clkbuf/gf180mcu_fd_sc_mcu9t5v0__clkbuf_16.behavioral.v
| 1,113 |
module MODULE1( VAR5, VAR1 );
input VAR5;
output VAR1;
VAR4 VAR3(.VAR5(VAR5),.VAR1(VAR1));
VAR4 VAR2(.VAR5(VAR5),.VAR1(VAR1));
|
apache-2.0
|
r2t2sdr/r2t2
|
fpga/modules/adi_hdl/library/controllerperipheralhdladi_pcore/controllerHdl_Detect_Change.v
| 1,792 |
module MODULE1
(
VAR6,
reset,
VAR4,
VAR8,
VAR9
);
input VAR6;
input reset;
input VAR4;
input signed [17:0] VAR8; output VAR9;
reg signed [17:0] VAR10; wire signed [18:0] VAR3; wire signed [18:0] VAR5; wire signed [18:0] VAR1; wire VAR7;
always @(posedge VAR6)
begin : VAR12
if (reset == 1'b1) begin
VAR10 <= 18'VAR2;
end
else if (VAR4) begin
VAR10 <= VAR8;
end
end
assign VAR3 = VAR8;
assign VAR5 = VAR10;
assign VAR1 = VAR3 - VAR5;
assign VAR7 = (VAR1 != 19'VAR11 ? 1'b1 :
1'b0);
assign VAR9 = VAR7;
endmodule
|
gpl-3.0
|
google/skywater-pdk-libs-sky130_fd_sc_hs
|
cells/o221ai/sky130_fd_sc_hs__o221ai.pp.blackbox.v
| 1,383 |
module MODULE1 (
VAR2 ,
VAR1 ,
VAR8 ,
VAR4 ,
VAR3 ,
VAR5 ,
VAR7,
VAR6
);
output VAR2 ;
input VAR1 ;
input VAR8 ;
input VAR4 ;
input VAR3 ;
input VAR5 ;
input VAR7;
input VAR6;
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_hd
|
models/udp_mux_4to2/sky130_fd_sc_hd__udp_mux_4to2.symbol.v
| 1,327 |
module MODULE1 (
input VAR6,
input VAR1,
input VAR2,
input VAR4,
output VAR7 ,
input VAR3,
input VAR5
);
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_hs
|
models/udp_dff_pr_pp_pg_n/sky130_fd_sc_hs__udp_dff_pr_pp_pg_n.blackbox.v
| 1,437 |
module MODULE1 (
VAR7 ,
VAR1 ,
VAR5 ,
VAR3 ,
VAR4,
VAR2 ,
VAR6
);
output VAR7 ;
input VAR1 ;
input VAR5 ;
input VAR3 ;
input VAR4;
input VAR2 ;
input VAR6 ;
endmodule
|
apache-2.0
|
varunnagpaal/Digital-Hardware-Modelling
|
xilinx-vivado/hls_tutorial_lab1/hls_tutorial_lab1.cache/ip/2018.2/ad4f3760cb81ab99/zybo_zynq_design_rst_ps7_0_100M_0_stub.v
| 1,891 |
module MODULE1(VAR4, VAR6, VAR7,
VAR10, VAR1, VAR2, VAR5, VAR9,
VAR3, VAR8)
;
input VAR4;
input VAR6;
input VAR7;
input VAR10;
input VAR1;
output VAR2;
output [0:0]VAR5;
output [0:0]VAR9;
output [0:0]VAR3;
output [0:0]VAR8;
endmodule
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_ls
|
cells/a21boi/sky130_fd_sc_ls__a21boi_2.v
| 2,332 |
module MODULE1 (
VAR1 ,
VAR2 ,
VAR5 ,
VAR7,
VAR8,
VAR3,
VAR10 ,
VAR6
);
output VAR1 ;
input VAR2 ;
input VAR5 ;
input VAR7;
input VAR8;
input VAR3;
input VAR10 ;
input VAR6 ;
VAR4 VAR9 (
.VAR1(VAR1),
.VAR2(VAR2),
.VAR5(VAR5),
.VAR7(VAR7),
.VAR8(VAR8),
.VAR3(VAR3),
.VAR10(VAR10),
.VAR6(VAR6)
);
endmodule
module MODULE1 (
VAR1 ,
VAR2 ,
VAR5 ,
VAR7
);
output VAR1 ;
input VAR2 ;
input VAR5 ;
input VAR7;
supply1 VAR8;
supply0 VAR3;
supply1 VAR10 ;
supply0 VAR6 ;
VAR4 VAR9 (
.VAR1(VAR1),
.VAR2(VAR2),
.VAR5(VAR5),
.VAR7(VAR7)
);
endmodule
|
apache-2.0
|
titorgalaxy/Titor
|
rtl/verilog/unused/Decoder.v
| 1,228 |
module MODULE1 (
address,
VAR2,
enable,
);
parameter VAR1=0;
input [VAR1-1:0] address;
output reg [(1<<VAR1)-1:0] VAR2;
input enable;
always @(*) begin
if(!enable) begin VAR2 <= 0;
end else begin VAR2 <= (1<<address);
end
end
endmodule
|
gpl-3.0
|
google/skywater-pdk-libs-sky130_fd_sc_hd
|
cells/fahcon/sky130_fd_sc_hd__fahcon.functional.pp.v
| 2,730 |
module MODULE1 (
VAR22,
VAR25 ,
VAR4 ,
VAR20 ,
VAR7 ,
VAR1 ,
VAR23 ,
VAR24 ,
VAR5
);
output VAR22;
output VAR25 ;
input VAR4 ;
input VAR20 ;
input VAR7 ;
input VAR1 ;
input VAR23 ;
input VAR24 ;
input VAR5 ;
wire VAR18 ;
wire VAR17 ;
wire VAR10 ;
wire VAR6 ;
wire VAR15 ;
wire VAR12 ;
wire VAR14;
xor VAR3 (VAR18 , VAR4, VAR20, VAR7 );
VAR21 VAR13 (VAR17 , VAR18, VAR1, VAR23 );
buf VAR11 (VAR25 , VAR17 );
nor VAR9 (VAR10 , VAR4, VAR20 );
nor VAR8 (VAR6 , VAR4, VAR7 );
nor VAR16 (VAR15 , VAR20, VAR7 );
or VAR2 (VAR12 , VAR10, VAR6, VAR15 );
VAR21 VAR19 (VAR14, VAR12, VAR1, VAR23);
buf VAR26 (VAR22 , VAR14 );
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_hs
|
models/udp_dlatch_p_pp_pg/sky130_fd_sc_hs__udp_dlatch_p_pp_pg.symbol.v
| 1,389 |
module MODULE1 (
input VAR2 ,
output VAR1 ,
input VAR3,
input VAR5,
input VAR4
);
endmodule
|
apache-2.0
|
vipinkmenon/fpgadriver
|
src/hw/fpga/ipcore_dir/ddr_rd_fifo.v
| 13,514 |
module MODULE1(
rst,
VAR224,
VAR387,
din,
VAR209,
VAR48,
dout,
VAR41,
VAR277,
VAR181,
VAR212
);
input rst;
input VAR224;
input VAR387;
input [255 : 0] din;
input VAR209;
input VAR48;
output [63 : 0] dout;
output VAR41;
output VAR277;
output [10 : 0] VAR181;
output VAR212;
VAR398 #(
.VAR127(0),
.VAR67(0),
.VAR351(0),
.VAR150(0),
.VAR118(0),
.VAR333(0),
.VAR263(0),
.VAR291(32),
.VAR46(1),
.VAR312(1),
.VAR194(1),
.VAR53(64),
.VAR359(4),
.VAR81(1),
.VAR305(0),
.VAR73(1),
.VAR39(64),
.VAR195(4),
.VAR353(8),
.VAR96(4),
.VAR348(4),
.VAR114(4),
.VAR379(0),
.VAR297(0),
.VAR187(0),
.VAR231(8),
.VAR100("VAR207"),
.VAR69(256),
.VAR98(1),
.VAR222(32),
.VAR36(64),
.VAR338(32),
.VAR196(64),
.VAR11(2),
.VAR3("0"),
.VAR325(64),
.VAR189(0),
.VAR70(1),
.VAR42(0),
.VAR199(0),
.VAR86(0),
.VAR138(0),
.VAR14(0),
.VAR76(0),
.VAR245(0),
.VAR2("VAR117"),
.VAR243(0),
.VAR326(0),
.VAR320(0),
.VAR108(0),
.VAR294(0),
.VAR375(0),
.VAR380(0),
.VAR229(0),
.VAR248(0),
.VAR372(0),
.VAR33(0),
.VAR131(0),
.VAR157(0),
.VAR101(0),
.VAR232(0),
.VAR384(1),
.VAR13(0),
.VAR360(0),
.VAR334(0),
.VAR112(0),
.VAR233(0),
.VAR299(0),
.VAR261(0),
.VAR370(0),
.VAR180(0),
.VAR61(0),
.VAR8(0),
.VAR358(0),
.VAR176(0),
.VAR128(0),
.VAR401(0),
.VAR29(0),
.VAR162(0),
.VAR190(0),
.VAR374(0),
.VAR301(0),
.VAR406(1),
.VAR170(0),
.VAR30(1),
.VAR38(0),
.VAR274(0),
.VAR184(0),
.VAR377(0),
.VAR344(0),
.VAR55(0),
.VAR111(0),
.VAR141(2),
.VAR18(1),
.VAR65(1),
.VAR219(1),
.VAR155(1),
.VAR365(1),
.VAR363(1),
.VAR107(0),
.VAR59(0),
.VAR383(1),
.VAR324("VAR207"),
.VAR350(1),
.VAR215(0),
.VAR26(0),
.VAR90(0),
.VAR397(1),
.VAR369("512x72"),
.VAR175(4),
.VAR341(1022),
.VAR57(1022),
.VAR204(1022),
.VAR408(1022),
.VAR327(1022),
.VAR330(1022),
.VAR140(5),
.VAR246(0),
.VAR264(5),
.VAR45(5),
.VAR188(5),
.VAR308(5),
.VAR124(5),
.VAR84(5),
.VAR302(128),
.VAR110(1023),
.VAR9(1023),
.VAR88(1023),
.VAR335(1023),
.VAR386(1023),
.VAR240(1023),
.VAR206(127),
.VAR394(1),
.VAR381(5),
.VAR186(5),
.VAR173(5),
.VAR78(5),
.VAR256(5),
.VAR337(5),
.VAR183(0),
.VAR340(11),
.VAR410(1024),
.VAR87(1),
.VAR336(10),
.VAR197(0),
.VAR258(0),
.VAR126(0),
.VAR137(0),
.VAR62(0),
.VAR161(0),
.VAR314(0),
.VAR368(2),
.VAR399(0),
.VAR228(0),
.VAR163(0),
.VAR315(0),
.VAR282(1),
.VAR27(0),
.VAR122(0),
.VAR75(0),
.VAR321(0),
.VAR193(0),
.VAR203(0),
.VAR373(0),
.VAR279(0),
.VAR296(0),
.VAR281(1),
.VAR24(0),
.VAR56(0),
.VAR378(0),
.VAR356(0),
.VAR34(9),
.VAR10(256),
.VAR400(1024),
.VAR237(16),
.VAR133(1024),
.VAR361(16),
.VAR284(1024),
.VAR152(16),
.VAR276(1),
.VAR366(8),
.VAR392(10),
.VAR77(4),
.VAR80(10),
.VAR43(4),
.VAR28(10),
.VAR160(4),
.VAR412(1),
.VAR382(0)
)
VAR265 (
.VAR40(rst),
.VAR403(VAR224),
.VAR121(VAR387),
.VAR102(din),
.VAR68(VAR209),
.VAR309(VAR48),
.VAR21(dout),
.VAR97(VAR41),
.VAR249(VAR277),
.VAR79(VAR181),
.VAR347(VAR212),
.VAR52(),
.VAR234(),
.VAR143(),
.VAR72(),
.VAR153(),
.VAR192(),
.VAR198(),
.VAR354(),
.VAR106(),
.VAR332(),
.VAR285(),
.VAR275(),
.VAR156(),
.VAR200(),
.VAR322(),
.VAR266(),
.VAR241(),
.VAR247(),
.VAR217(),
.VAR417(),
.VAR331(),
.VAR298(),
.VAR49(),
.VAR158(),
.VAR300(),
.VAR142(),
.VAR349(),
.VAR51(),
.VAR50(),
.VAR174(),
.VAR292(),
.VAR391(),
.VAR71(),
.VAR220(),
.VAR109(),
.VAR242(),
.VAR202(),
.VAR89(),
.VAR317(),
.VAR405(),
.VAR169(),
.VAR283(),
.VAR306(),
.VAR179(),
.VAR185(),
.VAR83(),
.VAR251(),
.VAR225(),
.VAR255(),
.VAR319(),
.VAR250(),
.VAR47(),
.VAR267(),
.VAR288(),
.VAR94(),
.VAR415(),
.VAR1(),
.VAR4(),
.VAR259(),
.VAR235(),
.VAR167(),
.VAR244(),
.VAR280(),
.VAR289(),
.VAR253(),
.VAR252(),
.VAR342(),
.VAR136(),
.VAR201(),
.VAR227(),
.VAR304(),
.VAR223(),
.VAR123(),
.VAR402(),
.VAR413(),
.VAR135(),
.VAR318(),
.VAR257(),
.VAR64(),
.VAR345(),
.VAR63(),
.VAR92(),
.VAR323(),
.VAR316(),
.VAR311(),
.VAR132(),
.VAR54(),
.VAR172(),
.VAR82(),
.VAR339(),
.VAR411(),
.VAR414(),
.VAR239(),
.VAR205(),
.VAR390(),
.VAR93(),
.VAR310(),
.VAR113(),
.VAR367(),
.VAR19(),
.VAR236(),
.VAR385(),
.VAR260(),
.VAR164(),
.VAR230(),
.VAR287(),
.VAR272(),
.VAR159(),
.VAR148(),
.VAR254(),
.VAR22(),
.VAR165(),
.VAR12(),
.VAR58(),
.VAR357(),
.VAR388(),
.VAR129(),
.VAR99(),
.VAR313(),
.VAR16(),
.VAR271(),
.VAR226(),
.VAR389(),
.VAR120(),
.VAR213(),
.VAR346(),
.VAR168(),
.VAR409(),
.VAR134(),
.VAR5(),
.VAR216(),
.VAR154(),
.VAR208(),
.VAR37(),
.VAR218(),
.VAR376(),
.VAR119(),
.VAR343(),
.VAR221(),
.VAR177(),
.VAR286(),
.VAR238(),
.VAR44(),
.VAR6(),
.VAR66(),
.VAR407(),
.VAR268(),
.VAR393(),
.VAR15(),
.VAR91(),
.VAR191(),
.VAR211(),
.VAR416(),
.VAR145(),
.VAR95(),
.VAR396(),
.VAR269(),
.VAR395(),
.VAR214(),
.VAR355(),
.VAR352(),
.VAR32(),
.VAR85(),
.VAR17(),
.VAR60(),
.VAR182(),
.VAR125(),
.VAR171(),
.VAR364(),
.VAR270(),
.VAR151(),
.VAR104(),
.VAR178(),
.VAR130(),
.VAR147(),
.VAR166(),
.VAR262(),
.VAR278(),
.VAR362(),
.VAR139(),
.VAR115(),
.VAR146(),
.VAR105(),
.VAR144(),
.VAR293(),
.VAR7(),
.VAR20(),
.VAR290(),
.VAR404(),
.VAR307(),
.VAR74(),
.VAR371(),
.VAR273(),
.VAR23(),
.VAR149(),
.VAR303(),
.VAR25(),
.VAR210(),
.VAR116(),
.VAR328(),
.VAR329(),
.VAR103(),
.VAR31(),
.VAR35(),
.VAR295()
);
endmodule
|
mit
|
gigglesninja/digital-system-design
|
uart/ipcore_dir/fifo_tx.v
| 13,646 |
module MODULE1(
clk,
rst,
din,
VAR84,
VAR406,
dout,
VAR206,
VAR148
);
input clk;
input rst;
input [7 : 0] din;
input VAR84;
input VAR406;
output [7 : 0] dout;
output VAR206;
output VAR148;
VAR271 #(
.VAR257(0),
.VAR293(0),
.VAR399(0),
.VAR366(0),
.VAR184(0),
.VAR12(0),
.VAR10(0),
.VAR116(32),
.VAR142(1),
.VAR31(1),
.VAR74(1),
.VAR341(64),
.VAR93(4),
.VAR207(1),
.VAR358(0),
.VAR264(1),
.VAR347(64),
.VAR296(4),
.VAR105(8),
.VAR57(4),
.VAR391(4),
.VAR122(4),
.VAR288(0),
.VAR26(1),
.VAR28(0),
.VAR189(4),
.VAR49("VAR369"),
.VAR181(8),
.VAR83(1),
.VAR130(32),
.VAR196(64),
.VAR329(32),
.VAR376(64),
.VAR42(2),
.VAR187("0"),
.VAR27(8),
.VAR171(0),
.VAR103(1),
.VAR79(0),
.VAR251(0),
.VAR156(0),
.VAR320(0),
.VAR131(0),
.VAR9(0),
.VAR302(0),
.VAR299("VAR394"),
.VAR186(1),
.VAR134(0),
.VAR195(0),
.VAR314(0),
.VAR139(0),
.VAR52(0),
.VAR335(0),
.VAR307(0),
.VAR29(0),
.VAR306(0),
.VAR273(0),
.VAR253(0),
.VAR211(0),
.VAR418(0),
.VAR95(0),
.VAR309(1),
.VAR70(0),
.VAR119(0),
.VAR364(0),
.VAR266(0),
.VAR311(0),
.VAR170(0),
.VAR387(0),
.VAR294(0),
.VAR330(0),
.VAR68(0),
.VAR154(0),
.VAR166(0),
.VAR183(0),
.VAR41(0),
.VAR343(0),
.VAR160(0),
.VAR59(0),
.VAR224(0),
.VAR36(0),
.VAR65(0),
.VAR90(0),
.VAR67(0),
.VAR11(1),
.VAR312(0),
.VAR244(0),
.VAR345(0),
.VAR342(0),
.VAR384(0),
.VAR188(0),
.VAR313(0),
.VAR117(0),
.VAR172(1),
.VAR34(1),
.VAR248(1),
.VAR126(1),
.VAR190(1),
.VAR395(1),
.VAR5(0),
.VAR232(0),
.VAR291(1),
.VAR61("VAR369"),
.VAR316(1),
.VAR275(0),
.VAR261(0),
.VAR164(1),
.VAR129(0),
.VAR328("512x36"),
.VAR285(2),
.VAR402(1022),
.VAR310(1022),
.VAR159(1022),
.VAR274(1022),
.VAR392(1022),
.VAR112(1022),
.VAR102(3),
.VAR357(0),
.VAR22(0),
.VAR351(0),
.VAR410(0),
.VAR388(0),
.VAR19(0),
.VAR62(0),
.VAR220(14),
.VAR408(1023),
.VAR381(1023),
.VAR370(1023),
.VAR161(1023),
.VAR63(1023),
.VAR355(1023),
.VAR315(13),
.VAR241(0),
.VAR286(0),
.VAR240(0),
.VAR60(0),
.VAR255(0),
.VAR54(0),
.VAR245(0),
.VAR284(0),
.VAR16(4),
.VAR234(16),
.VAR412(1),
.VAR383(4),
.VAR147(0),
.VAR247(0),
.VAR98(0),
.VAR260(0),
.VAR81(0),
.VAR124(0),
.VAR413(0),
.VAR361(2),
.VAR379(0),
.VAR287(0),
.VAR111(0),
.VAR269(0),
.VAR319(1),
.VAR363(0),
.VAR198(0),
.VAR262(0),
.VAR179(0),
.VAR423(0),
.VAR417(0),
.VAR397(0),
.VAR325(0),
.VAR327(0),
.VAR223(0),
.VAR88(0),
.VAR283(0),
.VAR281(0),
.VAR226(0),
.VAR386(4),
.VAR396(16),
.VAR178(1024),
.VAR354(16),
.VAR7(1024),
.VAR421(16),
.VAR317(1024),
.VAR40(16),
.VAR216(1),
.VAR205(4),
.VAR390(10),
.VAR404(4),
.VAR213(10),
.VAR1(4),
.VAR47(10),
.VAR385(4),
.VAR415(1),
.VAR174(0)
)
VAR368 (
.VAR73(clk),
.VAR25(rst),
.VAR323(din),
.VAR305(VAR84),
.VAR348(VAR406),
.VAR56(dout),
.VAR362(VAR206),
.VAR193(VAR148),
.VAR39(),
.VAR210(),
.VAR99(),
.VAR127(),
.VAR204(),
.VAR411(),
.VAR276(),
.VAR202(),
.VAR167(),
.VAR24(),
.VAR249(),
.VAR227(),
.VAR110(),
.VAR279(),
.VAR340(),
.VAR3(),
.VAR336(),
.VAR44(),
.VAR400(),
.VAR138(),
.VAR199(),
.VAR107(),
.VAR332(),
.VAR318(),
.VAR280(),
.VAR153(),
.VAR263(),
.VAR71(),
.VAR150(),
.VAR414(),
.VAR6(),
.VAR277(),
.VAR304(),
.VAR331(),
.VAR338(),
.VAR238(),
.VAR295(),
.VAR344(),
.VAR409(),
.VAR372(),
.VAR82(),
.VAR33(),
.VAR246(),
.VAR303(),
.VAR155(),
.VAR252(),
.VAR212(),
.VAR152(),
.VAR89(),
.VAR144(),
.VAR289(),
.VAR66(),
.VAR162(),
.VAR219(),
.VAR157(),
.VAR353(),
.VAR13(),
.VAR141(),
.VAR239(),
.VAR339(),
.VAR100(),
.VAR46(),
.VAR101(),
.VAR51(),
.VAR200(),
.VAR292(),
.VAR378(),
.VAR278(),
.VAR405(),
.VAR270(),
.VAR133(),
.VAR118(),
.VAR393(),
.VAR145(),
.VAR185(),
.VAR191(),
.VAR272(),
.VAR333(),
.VAR30(),
.VAR230(),
.VAR209(),
.VAR163(),
.VAR258(),
.VAR265(),
.VAR32(),
.VAR254(),
.VAR140(),
.VAR17(),
.VAR55(),
.VAR382(),
.VAR21(),
.VAR48(),
.VAR151(),
.VAR300(),
.VAR106(),
.VAR352(),
.VAR69(),
.VAR114(),
.VAR403(),
.VAR78(),
.VAR136(),
.VAR214(),
.VAR282(),
.VAR77(),
.VAR360(),
.VAR235(),
.VAR132(),
.VAR80(),
.VAR146(),
.VAR322(),
.VAR87(),
.VAR424(),
.VAR115(),
.VAR321(),
.VAR350(),
.VAR217(),
.VAR75(),
.VAR420(),
.VAR165(),
.VAR242(),
.VAR125(),
.VAR128(),
.VAR225(),
.VAR377(),
.VAR149(),
.VAR197(),
.VAR334(),
.VAR137(),
.VAR76(),
.VAR380(),
.VAR123(),
.VAR108(),
.VAR324(),
.VAR407(),
.VAR53(),
.VAR203(),
.VAR182(),
.VAR233(),
.VAR96(),
.VAR259(),
.VAR143(),
.VAR173(),
.VAR374(),
.VAR365(),
.VAR135(),
.VAR222(),
.VAR121(),
.VAR337(),
.VAR180(),
.VAR228(),
.VAR290(),
.VAR158(),
.VAR23(),
.VAR35(),
.VAR367(),
.VAR425(),
.VAR297(),
.VAR243(),
.VAR231(),
.VAR37(),
.VAR359(),
.VAR201(),
.VAR349(),
.VAR20(),
.VAR422(),
.VAR113(),
.VAR91(),
.VAR177(),
.VAR256(),
.VAR72(),
.VAR104(),
.VAR268(),
.VAR267(),
.VAR86(),
.VAR176(),
.VAR50(),
.VAR194(),
.VAR301(),
.VAR346(),
.VAR419(),
.VAR120(),
.VAR298(),
.VAR58(),
.VAR389(),
.VAR2(),
.VAR218(),
.VAR237(),
.VAR92(),
.VAR4(),
.VAR215(),
.VAR97(),
.VAR398(),
.VAR221(),
.VAR14(),
.VAR43(),
.VAR94(),
.VAR8(),
.VAR192(),
.VAR85(),
.VAR175(),
.VAR18(),
.VAR236(),
.VAR375(),
.VAR208(),
.VAR168(),
.VAR38(),
.VAR356(),
.VAR401(),
.VAR371(),
.VAR169(),
.VAR373(),
.VAR326(),
.VAR64(),
.VAR15(),
.VAR250(),
.VAR109(),
.VAR308(),
.VAR229(),
.VAR45(),
.VAR416()
);
endmodule
|
gpl-2.0
|
mosukiton/mipsprocessor
|
Mips_single_cycle.srcs/sources_1/new/singlecycleprocessor.v
| 3,921 |
module MODULE1(
input clk, reset
);
wire [31:0] VAR81, VAR13;
wire [31:0] VAR106, VAR77;
wire [31:0] VAR24;
wire [31:0] VAR19, VAR47;
wire [31:0] VAR29;
wire [31:0] VAR4;
wire [27:0] VAR15;
wire [4:0] VAR52, VAR41, VAR111;
wire [2:0] VAR20;
wire VAR40, VAR36, VAR22, VAR12, VAR64, VAR91, VAR51, VAR21;
wire VAR105;
wire [31:0] VAR80, VAR9;
wire [4:0] VAR27;
wire VAR37, VAR99;
wire [31:0] VAR55, VAR82;
wire [4:0] VAR7;
wire VAR8, VAR62, VAR68, VAR69, VAR45;
VAR102 VAR25(
.VAR32( VAR81 ),
.VAR24( VAR24 ),
.VAR16( VAR106 ),
.VAR75( VAR15 ),
.clk( clk ),
.reset( reset ),
.VAR89( VAR36 ),
.VAR38( VAR40 )
);
VAR71 VAR11(
.VAR18( VAR19 ),
.VAR17( VAR47 ),
.VAR31( VAR29 ),
.VAR49( VAR13 ),
.VAR101( VAR15 ),
.VAR70( VAR52 ),
.rd( VAR41 ),
.VAR43( VAR20 ),
.VAR109( VAR22 ),
.VAR86( VAR12 ),
.VAR26( VAR64 ),
.VAR88( VAR91 ),
.VAR42( VAR51 ),
.VAR96( VAR21 ),
.VAR85( VAR36 ),
.VAR84( VAR81 ),
.VAR24( VAR24 ),
.VAR58( VAR4 ),
.VAR66( VAR111 ),
.VAR6( VAR105 ),
.clk( clk )
);
VAR65 VAR56(
.VAR59( VAR55 ),
.VAR34( VAR77 ),
.VAR50( VAR82 ),
.VAR10( VAR7 ),
.VAR100( VAR8 ), .VAR74( VAR62 ), .VAR103( VAR45 ), .VAR53( VAR68 ),
.VAR93( VAR69 ),
.VAR2( VAR13 ),
.VAR104( VAR19 ), .VAR57( VAR47 ), .VAR67( VAR29 ),
.VAR70( VAR52 ), .rd( VAR41 ),
.VAR83( VAR20 ),
.VAR33( VAR51 ), .VAR90( VAR21 ),
.VAR73( VAR22 ), .VAR54( VAR12 ), .VAR44( VAR64 ), .VAR94( VAR91 )
);
VAR112 VAR1(
.VAR63( VAR80 ),
.VAR97( VAR9 ),
.VAR39( VAR106 ),
.VAR98( VAR27 ),
.VAR72( VAR37 ),
.VAR108( VAR99 ),
.VAR110( VAR40 ),
.VAR48( VAR82 ),
.VAR5( VAR55 ),
.VAR30( VAR77 ),
.VAR23( VAR7 ),
.VAR76( VAR68 ),
.VAR35( VAR45 ),
.VAR3( VAR62 ),
.VAR28( VAR8 ),
.VAR14( VAR69 ),
.clk( clk )
);
VAR46 VAR95(
.VAR58( VAR4 ),
.VAR79( VAR111 ),
.VAR92( VAR105 ),
.VAR60( VAR80 ),
.VAR78( VAR9 ),
.VAR61( VAR27 ),
.VAR87( VAR99 ),
.VAR107( VAR37 )
);
assign VAR40 = VAR68 & VAR69;
|
gpl-3.0
|
vad-rulezz/megabot
|
fusesoc/orpsoc-cores/systems/de0_nano/rtl/verilog/rom.v
| 4,706 |
module MODULE1
parameter VAR17 = 0)
(
input VAR9,
input VAR8,
input [(VAR4+2)-1:2] VAR14,
input VAR1,
input VAR16,
input [2:0] VAR12,
input [1:0] VAR15,
output reg [31:0] VAR11,
output reg VAR3);
reg [VAR4-1:0] VAR13;
always @ (posedge VAR9 or posedge VAR8)
if (VAR8)
VAR11 <= 32'h15000000;
else
case (VAR13)
0 : VAR11 <= 32'h18000000;
1 : VAR11 <= 32'hA8200000;
2 : VAR11 <= 32'hA8C00100;
3 : VAR11 <= 32'h44003000;
4 : VAR11 <= 32'h15000000;
default:
VAR11 <= 32'h00000000;
endcase
generate
if(VAR17) begin : VAR19
reg VAR2;
reg VAR7;
reg VAR10;
wire VAR6 = VAR16 & (!(VAR12 == 3'b000)) & (!(VAR12 == 3'b111));
wire VAR5 = (VAR1 & !VAR2);
wire VAR18 = (VAR6 & !VAR10);
always @(posedge VAR9) begin
VAR7 <= VAR5;
VAR10 <= VAR6;
VAR2 <= VAR1;
end
always @(posedge VAR9)
if (VAR8)
VAR13 <= 0;
end
else if (VAR5)
VAR13 <= VAR14[(VAR4+2)-1:2];
else if (VAR6) begin
if (VAR12 == 3'b010)
case (VAR15)
2'b00: VAR13 <= VAR13 + 1;
2'b01: VAR13[1:0] <= VAR13[1:0] + 1;
2'b10: VAR13[2:0] <= VAR13[2:0] + 1;
2'b11: VAR13[3:0] <= VAR13[3:0] + 1;
end
endcase else
VAR13 <= VAR14[(VAR4+2)-1:2];
end
always @(posedge VAR9)
if (VAR8)
VAR3 <= 0;
else if (VAR3 & (!VAR6 | (VAR12 == 3'b111)))
VAR3 <= 0;
else if (VAR1 & ((!VAR6 & !VAR5 & VAR7) | (VAR6 & VAR10)))
VAR3 <= 1;
else
VAR3 <= 0;
end else begin
always @(VAR14)
VAR13 <= VAR14;
always @ (posedge VAR9 or posedge VAR8)
if (VAR8)
VAR3 <= 1'b0;
end
else
VAR3 <= VAR1 & VAR16 & !VAR3;
end
endgenerate
endmodule
|
gpl-2.0
|
YuxuanLing/trunk
|
trunk/references/h265enc_v1.0/rtl/fme/fme_ctrl.v
| 12,897 |
module MODULE1 (
clk ,
VAR40 ,
VAR74 ,
VAR37 ,
VAR39 ,
VAR71 ,
VAR54 ,
VAR38 ,
VAR52 ,
VAR20 ,
VAR60 ,
VAR64 ,
VAR56 ,
VAR11 ,
VAR30 ,
VAR12 ,
VAR73 ,
VAR69 ,
VAR72 ,
VAR36 ,
VAR34 ,
VAR47 ,
VAR13 ,
VAR6 ,
VAR43
);
input [1-1:0] clk ; input [1-1:0] VAR40 ; input [1-1:0] VAR74 ; output [1-1:0] VAR37 ; output [4-1:0] VAR39 ; input [42-1:0] VAR71 ; output VAR54 ;
output [6-1:0] VAR38 ;
input [2*VAR48-1:0]VAR52 ;
output VAR20 ;
output [6-1:0] VAR60 ;
input [2*VAR48-1:0]VAR64 ;
output [1-1:0] VAR56 ; output [7-1:0] VAR11 ; output [7-1:0] VAR30 ; output [1-1:0] VAR12 ; input [1-1:0] VAR73 ; output [VAR48-1:0] VAR69 ; output [VAR48-1:0] VAR72 ; output [2-1:0] VAR36 ; output [2-1:0] VAR34 ; output [1-1:0] VAR47 ; output [6-1:0] VAR13 ; input [1-1:0] VAR6 ; output [1-1:0] VAR43 ;
parameter VAR70 = 4'd0;
parameter VAR10 = 4'd1;
parameter VAR2 = 4'd2;
parameter VAR28 = 4'd3;
parameter VAR45 = 4'd4;
parameter VAR14 = 4'd5;
parameter VAR57 = 4'd6;
parameter VAR49 = 4'd7;
parameter VAR24 = 4'd8;
parameter VAR1 = 4'd9;
reg [3: 0] VAR39, VAR41;
reg [1: 0] VAR65, VAR35, VAR5;
reg [1: 0] VAR58, VAR23;
wire [1: 0] VAR62;
wire [2: 0] VAR7;
wire [2: 0] VAR55;
wire signed [VAR48-1:0] VAR68 ;
wire signed [VAR48-1:0] VAR18 ;
wire signed [VAR48-1:0] VAR29 ;
wire signed [VAR48-1:0] VAR27 ;
reg [1-1 :0] VAR12 ;
reg [3: 0] VAR32 ;
reg [1-1:0] VAR37 ;
wire [2-1: 0] VAR46 ;
wire [2-1: 0] VAR17 ;
wire [2-1: 0] VAR75 ;
wire [2-1: 0] VAR63 ;
wire [2-1: 0] VAR61 ;
wire [2-1: 0] VAR44 ;
wire [2-1: 0] VAR4 ;
wire [2-1: 0] VAR42 ;
wire [2-1: 0] VAR31 ;
wire [2-1: 0] VAR26 ;
wire [2-1: 0] VAR53 ;
wire [2-1: 0] VAR19 ;
wire [2-1: 0] VAR8 ;
wire [2-1: 0] VAR15 ;
wire [2-1: 0] VAR22 ;
wire [2-1: 0] VAR33 ;
wire [2-1: 0] VAR50 ;
wire [2-1: 0] VAR16 ;
wire [2-1: 0] VAR3 ;
wire [2-1: 0] VAR21 ;
wire [2-1: 0] VAR66 ;
wire signed [3-1: 0] VAR25, VAR9 ;
wire [2-1: 0] VAR67, VAR59 ;
assign VAR46 = VAR71[1 : 0];
assign VAR17 = VAR71[3 : 2];
assign VAR75 = VAR71[5 : 4];
assign VAR63 = VAR71[7 : 6];
assign VAR61 = VAR71[9 : 8];
assign VAR44 = VAR71[11 : 10];
assign VAR4 = VAR71[13 : 12];
assign VAR42 = VAR71[15 : 14];
assign VAR31 = VAR71[17 : 16];
assign VAR26 = VAR71[19 : 18];
assign VAR53 = VAR71[21 : 20];
assign VAR19 = VAR71[23 : 22];
assign VAR8 = VAR71[25 : 24];
assign VAR15 = VAR71[27 : 26];
assign VAR22 = VAR71[29 : 28];
assign VAR33 = VAR71[31 : 30];
assign VAR50 = VAR71[33 : 32];
assign VAR16 = VAR71[35 : 34];
assign VAR3 = VAR71[37 : 36];
assign VAR21 = VAR71[39 : 38];
assign VAR66 = VAR71[41 : 40];
assign VAR62 = VAR46;
always @ begin
case({VAR65,VAR35})
4'd00:VAR23 = VAR44;
4'd01:VAR23 = VAR4;
4'd02:VAR23 = VAR42;
4'd03:VAR23 = VAR31;
4'd04:VAR23 = VAR26;
4'd05:VAR23 = VAR53;
4'd06:VAR23 = VAR19;
4'd07:VAR23 = VAR8;
4'd08:VAR23 = VAR15;
4'd09:VAR23 = VAR22;
4'd10:VAR23 = VAR33;
4'd11:VAR23 = VAR50;
4'd12:VAR23 = VAR16;
4'd13:VAR23 = VAR3;
4'd14:VAR23 = VAR21;
4'd15:VAR23 = VAR66;
endcase
end
always @ (*) begin
case ( VAR39)
VAR70 : begin
if (VAR74) begin
VAR41 = VAR10;
end
else begin
VAR41 = VAR70;
end
end
VAR10: VAR41 = VAR2;
VAR2 : begin
if (VAR5 == 'd3 && VAR35 == 'd3 && VAR65 == 'd3 && VAR32 == 'd15) begin
VAR41 = VAR28;
end
else begin
VAR41 = VAR2;
end
end
VAR28: begin
if (VAR6)
VAR41 = VAR45;
end
else
VAR41 = VAR28;
end
VAR45: VAR41 = VAR14;
VAR14 : begin
if (VAR5 == 'd3 && VAR35 == 'd3 && VAR65 == 'd3 && VAR32 == 'd15) begin
VAR41 = VAR57;
end
else begin
VAR41 = VAR14;
end
end
VAR57: begin
if (VAR6)
VAR41 = VAR49;
end
else
VAR41 = VAR57;
end
VAR49: VAR41 = VAR24;
VAR24 : begin
if (VAR5 == 'd3 && VAR35 == 'd3 && VAR65 == 'd3 && VAR32 == 'd15) begin
VAR41 = VAR1;
end
else begin
VAR41 = VAR24;
end
end
VAR1: begin
if (VAR73) begin
VAR41 = VAR70;
end
else begin
VAR41 = VAR1;
end
end
default:VAR41 = VAR70;
endcase
end
always @ (posedge clk or negedge VAR40) begin
if (~VAR40) begin
VAR39 <= VAR70;
end
else begin
VAR39 <= VAR41;
end
end
always @ (posedge clk or negedge VAR40) begin
if (~VAR40) begin
VAR37 <= 'd0;
end
else if(VAR39 == VAR1 && VAR73) begin
VAR37 <= 1'b1;
end
else begin
VAR37 <= 1'b0;
end
end
always @ (posedge clk or negedge VAR40) begin
if (~VAR40) begin
VAR65 <= 'd0;
end
else if (VAR39 == VAR70 || VAR39 == VAR28 || VAR39 == VAR57) begin
VAR65 <= 'd0;
end
else if (VAR35 == 'd3 && VAR5 == 'd3 && VAR32 == 'd15) begin
case (VAR65)
'd0 : VAR65 <= (VAR62 == VAR51) ? 'd2 : 'd1;
'd1 : VAR65 <= (VAR62 == VAR51) ? 'd3 : 'd2;
'd2 : VAR65 <= (VAR62 == VAR51) ? 'd1 : 'd3;
'd3 : VAR65 <= 'd0;
endcase
end
end
always @ (posedge clk or negedge VAR40) begin
if (~VAR40) begin
VAR35 <= 'd0;
end
else if (VAR39 == VAR70 || VAR39 == VAR28 || VAR39 == VAR57) begin
VAR35 <= 'd0;
end
else if (VAR5 == 'd3 && VAR32 == 'd15) begin
case (VAR35)
'd0 : VAR35 <= (VAR58 == VAR51) ? 'd2 : 'd1;
'd1 : VAR35 <= (VAR58 == VAR51) ? 'd3 : 'd2;
'd2 : VAR35 <= (VAR58 == VAR51) ? 'd1 : 'd3;
'd3 : VAR35 <= 'd0;
endcase
end
end
always @ (posedge clk or negedge VAR40) begin
if (~VAR40) begin
VAR5 <= 'd0;
end
else if (VAR39 == VAR70 || VAR39 == VAR28 || VAR39 == VAR57) begin
VAR5 <= 'd0;
end
else if (VAR32 == 'd15) begin
case (VAR5)
'd0 : VAR5 <= (VAR23 == VAR51) ? 'd2 : 'd1;
'd1 : VAR5 <= (VAR23 == VAR51) ? 'd3 : 'd2;
'd2 : VAR5 <= (VAR23 == VAR51) ? 'd1 : 'd3;
'd3 : VAR5 <= 'd0;
endcase
end
end
assign VAR54 = (VAR39 == VAR10 || VAR39 == VAR45 || VAR39 == VAR49 || (VAR32 =='d0 && ~VAR12 && (VAR39 != VAR70 && VAR39 != VAR28 && VAR39 != VAR57 && VAR39 != VAR1)));
assign VAR7 = {VAR65[0],VAR35[0],VAR5[0]};
assign VAR55 = {VAR65[1],VAR35[1],VAR5[1]};
assign VAR38 = {VAR55,VAR7};
assign VAR20 = VAR54 && (VAR39 == VAR45 || VAR39 == VAR14);
assign VAR60 = {VAR55,VAR7};
always @ (posedge clk or negedge VAR40) begin
if (~VAR40) begin
VAR12 <= 1'b0;
end
else begin
VAR12 <= VAR54;
end
end
always @ (posedge clk or negedge VAR40) begin
if (~VAR40) begin
VAR32 <= 'd0;
end
else if ( VAR54 || VAR39 == VAR28 || VAR39 == VAR57 || VAR39 == VAR70) begin
VAR32 <= 'd0;
end
else begin
VAR32 <= VAR32 + 'd1;
end
end
assign VAR68 = VAR52[2*VAR48-1 : VAR48];
assign VAR18 = VAR52[VAR48-1 : 0];
assign VAR29 = VAR64 [2*VAR48-1 : VAR48];
assign VAR27 = VAR64 [VAR48-1 : 0];
assign VAR69 = (VAR47) ? VAR68 : VAR29;
assign VAR72 = (VAR47) ? VAR18 : VAR27;
assign VAR47 = (VAR39 == VAR2 || VAR39 == VAR28) ? 1'b1 : 1'b0;
assign VAR13 = {VAR65, VAR35, VAR5};
assign VAR11 = VAR68[8:2] + {1'b0, VAR65[0], VAR35[0], VAR5[0],3'b0} + 7'd12; assign VAR30 = VAR18[8:2] + {1'b0, VAR65[1], VAR35[1], VAR5[1],3'b0} + {3'b0,VAR32} + 7'd12; assign VAR56 = (VAR39 == VAR2 || VAR39 == VAR14 || VAR39 == VAR24) && ~VAR54;
assign VAR25 = VAR29 - VAR68;
assign VAR9 = VAR27 - VAR18;
assign VAR67 = (VAR25 == 0) ? 2'b0 : ((VAR25 > 0) ? 2'b01 : 2'b11);
assign VAR59 = (VAR9 == 0) ? 2'b0 : ((VAR9 > 0) ? 2'b01 : 2'b11);
assign VAR36 = (VAR47) ? 2'b00 : VAR67;
assign VAR34 = (VAR47) ? 2'b00 : VAR59;
assign VAR43 = (VAR39 == VAR24 || VAR39 == VAR1);
endmodule
|
gpl-3.0
|
google/skywater-pdk-libs-sky130_fd_sc_hdll
|
cells/muxb8to1/sky130_fd_sc_hdll__muxb8to1.symbol.v
| 1,360 |
module MODULE1 (
input [7:0] VAR4,
output VAR5,
input [7:0] VAR7
);
supply1 VAR2;
supply0 VAR3;
supply1 VAR6 ;
supply0 VAR1 ;
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_hd
|
cells/nand2/sky130_fd_sc_hd__nand2.pp.blackbox.v
| 1,266 |
module MODULE1 (
VAR1 ,
VAR2 ,
VAR3 ,
VAR4,
VAR6,
VAR7 ,
VAR5
);
output VAR1 ;
input VAR2 ;
input VAR3 ;
input VAR4;
input VAR6;
input VAR7 ;
input VAR5 ;
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_ls
|
cells/dlymetal6s4s/sky130_fd_sc_ls__dlymetal6s4s.functional.v
| 1,345 |
module MODULE1 (
VAR5,
VAR2
);
output VAR5;
input VAR2;
wire VAR3;
buf VAR4 (VAR3, VAR2 );
buf VAR1 (VAR5 , VAR3 );
endmodule
|
apache-2.0
|
parallella/oh
|
common/hdl/oh_csa32.v
| 1,155 |
module MODULE1 #(parameter VAR7 = 1 )
( input [VAR7-1:0] VAR6, input [VAR7-1:0] VAR3, input [VAR7-1:0] VAR5, output [VAR7-1:0] VAR2, output [VAR7-1:0] VAR1 );
genvar VAR4;
for (VAR4=0;VAR4<VAR7;VAR4=VAR4+1)
begin
VAR8 VAR8 (.VAR2(VAR2[VAR4]),
.VAR1(VAR1[VAR4]),
.VAR5(VAR5[VAR4]),
.VAR3(VAR3[VAR4]),
.VAR6(VAR6[VAR4]));
end
assign VAR2[VAR7-1:0] = VAR6[VAR7-1:0] ^ VAR3[VAR7-1:0] ^ VAR5[VAR7-1:0];
assign VAR1[VAR7-1:0] = (VAR6[VAR7-1:0] & VAR3[VAR7-1:0]) |
(VAR3[VAR7-1:0] & VAR5[VAR7-1:0]) |
(VAR5[VAR7-1:0] & VAR6[VAR7-1:0] );
endmodule
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_ms
|
cells/nand4bb/sky130_fd_sc_ms__nand4bb.symbol.v
| 1,339 |
module MODULE1 (
input VAR9,
input VAR7,
input VAR1 ,
input VAR5 ,
output VAR4
);
supply1 VAR3;
supply0 VAR2;
supply1 VAR8 ;
supply0 VAR6 ;
endmodule
|
apache-2.0
|
AndreaCorallo/KPU
|
rtl/kpu_soc.v
| 7,726 |
module MODULE1(
input VAR33,
input VAR47,
input VAR132,
input [VAR60-1:0] VAR48,
input VAR94,
output VAR109,
output reg [7:0] VAR143,
output wire [VAR154-1:0] VAR83,
inout wire [VAR9-1:0] VAR15,
output wire VAR113,
output wire VAR137,
output wire VAR54,
output wire VAR16,
output wire VAR20,
input VAR53, input VAR141, input VAR74, input VAR24, output VAR6, output VAR121 );
reg [VAR60-1:0] VAR48 = VAR60'h0;
reg VAR132 = 1'b0;
wire VAR21;
wire VAR3;
wire VAR1;
reg rst;
reg VAR46;
reg [31:0] VAR101;
reg [VAR60-1:0] VAR73;
wire VAR111;
wire VAR106;
wire VAR150;
wire [VAR71-1:0] VAR32;
wire [VAR71-1:0] VAR89;
wire VAR135;
wire VAR59;
wire VAR19;
wire VAR97;
wire [VAR71-1:0] VAR119;
wire [VAR71-1:0] VAR130;
wire [VAR71-1:0] VAR45;
wire [VAR71-1:0] VAR140;
wire [3:0] VAR156;
wire [3:0] VAR131;
wire [VAR71-1:0] VAR91;
wire [VAR71-1:0] VAR161;
wire [VAR71-1:0] VAR58;
wire [VAR71-1:0] VAR38;
wire VAR99;
wire [31:0] VAR134;
wire [31:0] VAR159;
wire [31:0] VAR43;
wire [27:0] VAR147;
wire [31:0] VAR70;
wire VAR13;
wire [31:0] VAR76;
wire [31:0] VAR78;
wire [27:0] VAR44;
wire VAR65;
wire VAR102;
wire [3:0] VAR162;
wire [31:0] VAR88;
wire VAR160;
wire VAR30;
wire [31:0] VAR26;
wire [31:0] VAR157;
always @
rst = VAR47 | VAR46;
VAR41 VAR7(.VAR77(VAR3),
.VAR127(rst),
.VAR100(VAR135),
.VAR14(VAR106),
.VAR117(VAR119),
.VAR93(VAR130),
.VAR72(VAR140),
.VAR23(VAR156),
.VAR146(VAR91),
.VAR120(VAR58),
.VAR17(VAR1));
VAR12 VAR55(.VAR77(VAR21),
.VAR81(VAR1),
.VAR141(VAR141),
.VAR53(VAR53),
.VAR24(VAR24),
.VAR6(VAR6),
.VAR121(VAR121),
.VAR74(VAR74),
.VAR158(VAR3),
.VAR142(VAR135),
.VAR108(VAR156),
.VAR49(VAR91),
.VAR36(VAR130),
.VAR75(VAR58),
.VAR122(VAR111 || VAR132),
.VAR96(VAR131),
.VAR153(VAR45),
.VAR64(VAR38),
.VAR51(VAR161));
VAR126 VAR22(.VAR77(VAR21),
.VAR142(VAR111),
.VAR103(VAR119),
.VAR34(VAR45),
.VAR114(VAR140),
.VAR82(VAR131),
.VAR63(VAR161),
.VAR152(VAR38),
.VAR29(0),
.VAR4(VAR89),
.VAR84(VAR32),
.VAR115(VAR150),
.VAR18(VAR99),
.VAR40(VAR134),
.VAR35(VAR159),
.VAR98(VAR43),
.VAR123(VAR147),
.VAR144(VAR44),
.VAR95(VAR70),
.VAR149(VAR78),
.VAR90(VAR13),
.VAR83(VAR83),
.VAR15(VAR15),
.VAR113(VAR113),
.VAR137(VAR137),
.VAR54(VAR54),
.VAR16(VAR16),
.VAR20(VAR20)
);
VAR8 VAR145(.VAR77(VAR21),
.VAR127(VAR150),
.VAR14(VAR73),
.VAR85(VAR106),
.VAR105(VAR32));
VAR56 VAR124(.clk(VAR21),
.rst(rst),
.VAR37(rst),
.VAR79(VAR99),
.VAR69(VAR134),
.VAR116(VAR159),
.VAR86(VAR43),
.VAR148(VAR147),
.VAR10(1'b1),
.VAR112(VAR13),
.VAR42(VAR70),
.VAR57(VAR76),
.VAR133(VAR78),
.VAR107(VAR44),
.VAR50(VAR157),
.VAR136(VAR88),
.VAR11(VAR26),
.VAR27(VAR160),
.VAR104(VAR102),
.VAR92(VAR65),
.VAR118(),
.VAR62(VAR162),
.VAR2(VAR30),
.VAR39(1'b0),
.VAR61(VAR71'b0),
.VAR151(1'b0),
.VAR31(1'b0));
VAR139 VAR129(.clk(VAR21),
.rst(rst),
.VAR66(VAR65),
.VAR128(VAR102),
.VAR52(VAR162),
.VAR80(VAR88),
.VAR87(VAR160),
.VAR68(VAR30),
.VAR138(VAR26),
.VAR25(VAR157),
.VAR125(VAR59),
.VAR28(VAR109),
.VAR110(VAR94),
.VAR155(VAR19),
.VAR67(VAR97),
.VAR5(1'b0));
endmodule
|
gpl-3.0
|
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.