repo_name
stringlengths 6
79
| path
stringlengths 4
249
| size
int64 1.02k
768k
| content
stringlengths 15
207k
| license
stringclasses 14
values |
|---|---|---|---|---|
google/skywater-pdk-libs-sky130_fd_sc_hs
|
cells/a2111o/sky130_fd_sc_hs__a2111o_1.v
| 2,321 |
module MODULE2 (
VAR6 ,
VAR4 ,
VAR8 ,
VAR9 ,
VAR1 ,
VAR2 ,
VAR7,
VAR10
);
output VAR6 ;
input VAR4 ;
input VAR8 ;
input VAR9 ;
input VAR1 ;
input VAR2 ;
input VAR7;
input VAR10;
VAR3 VAR5 (
.VAR6(VAR6),
.VAR4(VAR4),
.VAR8(VAR8),
.VAR9(VAR9),
.VAR1(VAR1),
.VAR2(VAR2),
.VAR7(VAR7),
.VAR10(VAR10)
);
endmodule
module MODULE2 (
VAR6 ,
VAR4,
VAR8,
VAR9,
VAR1,
VAR2
);
output VAR6 ;
input VAR4;
input VAR8;
input VAR9;
input VAR1;
input VAR2;
supply1 VAR7;
supply0 VAR10;
VAR3 VAR5 (
.VAR6(VAR6),
.VAR4(VAR4),
.VAR8(VAR8),
.VAR9(VAR9),
.VAR1(VAR1),
.VAR2(VAR2)
);
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_lp
|
cells/o41ai/sky130_fd_sc_lp__o41ai.behavioral.pp.v
| 2,059 |
module MODULE1 (
VAR6 ,
VAR5 ,
VAR17 ,
VAR3 ,
VAR15 ,
VAR4 ,
VAR9,
VAR2,
VAR12 ,
VAR11
);
output VAR6 ;
input VAR5 ;
input VAR17 ;
input VAR3 ;
input VAR15 ;
input VAR4 ;
input VAR9;
input VAR2;
input VAR12 ;
input VAR11 ;
wire VAR18 ;
wire VAR13 ;
wire VAR1;
or VAR14 (VAR18 , VAR15, VAR3, VAR17, VAR5 );
nand VAR16 (VAR13 , VAR4, VAR18 );
VAR8 VAR10 (VAR1, VAR13, VAR9, VAR2);
buf VAR7 (VAR6 , VAR1 );
endmodule
|
apache-2.0
|
ultraembedded/riscv
|
top_cache_axi/src_v/icache_data_ram.v
| 2,864 |
module MODULE1
(
input VAR5
,input VAR1
,input [ 10:0] VAR3
,input [ 31:0] VAR6
,input VAR8
,output [ 31:0] VAR4
);
reg [31:0] VAR2 [2047:0] ;
reg [31:0] VAR7;
always @ (posedge VAR5)
begin
if (VAR8)
VAR2[VAR3] <= VAR6;
VAR7 <= VAR2[VAR3];
end
assign VAR4 = VAR7;
endmodule
|
bsd-3-clause
|
UdayanSinha/Code_Blocks
|
Nios-2/Nios/practica4/mi_nios/synthesis/submodules/mi_nios_jtag.v
| 16,863 |
module MODULE1 (
clk,
VAR33,
VAR19,
VAR6,
VAR14,
VAR27,
VAR3
)
;
output VAR6;
output [ 7: 0] VAR14;
output VAR27;
output [ 5: 0] VAR3;
input clk;
input [ 7: 0] VAR33;
input VAR19;
wire VAR6;
wire [ 7: 0] VAR14;
wire VAR27;
wire [ 5: 0] VAR3;
always @(posedge clk)
begin
if (VAR19)
("%VAR2", VAR33);
end
assign VAR3 = {6{1'b0}};
assign VAR14 = {8{1'b0}};
assign VAR6 = 1'b0;
assign VAR27 = 1'b1;
endmodule
module MODULE2 (
clk,
VAR41,
VAR33,
VAR19,
VAR10,
VAR6,
VAR14,
VAR27,
VAR3
)
;
output VAR6;
output [ 7: 0] VAR14;
output VAR27;
output [ 5: 0] VAR3;
input clk;
input VAR41;
input [ 7: 0] VAR33;
input VAR19;
input VAR10;
wire VAR6;
wire [ 7: 0] VAR14;
wire VAR27;
wire [ 5: 0] VAR3;
MODULE1 MODULE3
(
.clk (clk),
.VAR6 (VAR6),
.VAR33 (VAR33),
.VAR19 (VAR19),
.VAR14 (VAR14),
.VAR27 (VAR27),
.VAR3 (VAR3)
);
endmodule
module MODULE4 (
clk,
VAR52,
VAR36,
VAR5,
VAR53,
VAR11,
VAR17
)
;
output VAR5;
output [ 7: 0] VAR53;
output VAR11;
output [ 5: 0] VAR17;
input clk;
input VAR52;
input VAR36;
reg [ 31: 0] VAR51;
wire VAR5;
reg VAR35;
wire [ 7: 0] VAR53;
wire VAR8;
wire [ 31: 0] VAR28;
wire [ 6: 0] VAR25;
wire VAR11;
wire [ 5: 0] VAR17;
always @(posedge clk or negedge VAR36)
begin
if (VAR36 == 0)
begin
VAR51 <= 32'h0;
VAR35 <= 1'b0;
end
else
begin
VAR35 <= VAR52;
if (VAR35)
VAR51 <= VAR51 - 1'b1;
if (VAR8)
VAR51 <= VAR28;
end
end
assign VAR5 = VAR51 == 32'b0;
assign VAR11 = VAR51 > 7'h40;
assign VAR25 = (VAR11) ? 7'h40 : VAR51;
assign VAR17 = VAR25[5 : 0];
assign VAR8 = 1'b0;
assign VAR28 = 32'b0;
assign VAR53 = 8'b0;
endmodule
module MODULE3 (
clk,
VAR41,
VAR52,
VAR36,
VAR29,
VAR20,
VAR5,
VAR53,
VAR11,
VAR17
)
;
output VAR5;
output [ 7: 0] VAR53;
output VAR11;
output [ 5: 0] VAR17;
input clk;
input VAR41;
input VAR52;
input VAR36;
input [ 7: 0] VAR29;
input VAR20;
wire VAR5;
wire [ 7: 0] VAR53;
wire VAR11;
wire [ 5: 0] VAR17;
MODULE4 MODULE1
(
.clk (clk),
.VAR5 (VAR5),
.VAR52 (VAR52),
.VAR53 (VAR53),
.VAR11 (VAR11),
.VAR17 (VAR17),
.VAR36 (VAR36)
);
endmodule
module MODULE5 (
VAR55,
VAR34,
VAR31,
VAR56,
VAR24,
clk,
VAR36,
VAR21,
VAR54,
VAR57,
VAR48,
VAR43
)
;
output VAR21;
output [ 31: 0] VAR54;
output VAR57;
output VAR48;
output VAR43;
input VAR55;
input VAR34;
input VAR31;
input VAR56;
input [ 31: 0] VAR24;
input clk;
input VAR36;
reg VAR16;
wire VAR1;
wire VAR21;
wire [ 31: 0] VAR54;
reg VAR57;
reg VAR48;
reg VAR13;
reg VAR18;
wire VAR5;
wire VAR6;
wire VAR41;
wire VAR52;
wire [ 7: 0] VAR53;
wire [ 7: 0] VAR33;
reg VAR19;
reg VAR15;
reg VAR12;
wire VAR32;
wire VAR39;
reg VAR49;
wire [ 7: 0] VAR14;
wire VAR7;
reg VAR42;
wire VAR10;
reg VAR4;
reg VAR43;
wire VAR11;
wire [ 5: 0] VAR17;
reg VAR37;
reg VAR50;
reg VAR30;
reg VAR9;
reg VAR47;
wire [ 7: 0] VAR29;
reg VAR46;
wire VAR45;
wire VAR38;
wire VAR27;
wire [ 5: 0] VAR3;
reg VAR40;
wire VAR20;
assign VAR10 = VAR7 & ~VAR27;
assign VAR20 = VAR45 & ~VAR11;
assign VAR41 = ~VAR36;
MODULE2 MODULE2
(
.clk (clk),
.VAR6 (VAR6),
.VAR41 (VAR41),
.VAR33 (VAR33),
.VAR19 (VAR19),
.VAR14 (VAR14),
.VAR10 (VAR10),
.VAR27 (VAR27),
.VAR3 (VAR3)
);
MODULE3 MODULE4
(
.clk (clk),
.VAR5 (VAR5),
.VAR41 (VAR41),
.VAR52 (VAR52),
.VAR53 (VAR53),
.VAR11 (VAR11),
.VAR17 (VAR17),
.VAR36 (VAR36),
.VAR29 (VAR29),
.VAR20 (VAR20)
);
assign VAR32 = VAR15 & VAR13;
assign VAR39 = VAR12 & (VAR49 | VAR18);
assign VAR21 = VAR32 | VAR39;
assign VAR1 = VAR38 | VAR45;
always @(posedge clk or negedge VAR36)
begin
if (VAR36 == 0)
VAR49 <= 1'b0;
end
else if (VAR38 & ~VAR5)
VAR49 <= 1'b1;
else if (VAR4)
VAR49 <= 1'b0;
end
always @(posedge clk or negedge VAR36)
begin
if (VAR36 == 0)
begin
VAR42 <= 1'b0;
VAR46 <= 1'b1;
end
else
begin
VAR42 <= VAR7 & ~VAR27;
VAR46 <= ~VAR11;
end
end
always @(posedge clk or negedge VAR36)
begin
if (VAR36 == 0)
begin
VAR13 <= 1'b0;
VAR18 <= 1'b0;
VAR19 <= 1'b0;
VAR37 <= 1'b0;
VAR4 <= 1'b0;
VAR15 <= 1'b0;
VAR12 <= 1'b0;
VAR16 <= 1'b0;
VAR40 <= 1'b0;
VAR57 <= 1'b1;
end
else
begin
VAR13 <= {VAR6,VAR3} <= 8;
VAR18 <= (7'h40 - {VAR11,VAR17}) <= 8;
VAR19 <= 1'b0;
VAR4 <= 1'b0;
VAR57 <= ~(VAR34 & (~VAR56 | ~VAR31) & VAR57);
if (VAR1)
VAR16 <= 1'b1;
if (VAR34 & ~VAR56 & VAR57)
if (VAR55)
begin
VAR12 <= VAR24[0];
VAR15 <= VAR24[1];
if (VAR24[10] & ~VAR1)
VAR16 <= 1'b0;
end
else
begin
VAR19 <= ~VAR6;
VAR40 <= VAR6;
end
if (VAR34 & ~VAR31 & VAR57)
begin
if (~VAR55)
VAR37 <= ~VAR5;
VAR4 <= ~VAR55;
end
end
end
assign VAR33 = VAR24[7 : 0];
assign VAR52 = (VAR34 & ~VAR31 & VAR57 & ~VAR55) ? ~VAR5 : 1'b0;
assign VAR54 = VAR4 ? { {9{1'b0}},VAR11,VAR17,VAR37,VAR40,~VAR6,~VAR5,1'b0,VAR16,VAR32,VAR39,VAR53 } : { {9{1'b0}},(7'h40 - {VAR6,VAR3}),VAR37,VAR40,~VAR6,~VAR5,1'b0,VAR16,VAR32,VAR39,{6{1'b0}},VAR15,VAR12 };
always @(posedge clk or negedge VAR36)
begin
if (VAR36 == 0)
VAR43 <= 0;
end
else
VAR43 <= ~VAR6;
end
always @(posedge clk)
begin
VAR47 <= 1'b0;
VAR9 <= 1'b0;
VAR30 <= VAR46 ? VAR14 : {8{VAR42}};
VAR50 <= 1'b0;
end
assign VAR7 = VAR50;
assign VAR45 = VAR9;
assign VAR29 = VAR30;
assign VAR38 = VAR47;
always @(VAR5)
begin
VAR48 = ~VAR5;
end
endmodule
|
mit
|
SiLab-Bonn/basil
|
basil/firmware/modules/tlu/tlu_controller.v
| 3,361 |
module MODULE1 #(
parameter VAR38 = 16'h0000,
parameter VAR2 = 16'h0000,
parameter VAR22 = 16,
parameter VAR16 = 8,
parameter VAR26 = 8,
parameter VAR31 = 17,
parameter VAR18 = 32
) (
input wire VAR44,
input wire VAR19,
input wire [VAR22-1:0] VAR27,
inout wire [7:0] VAR40,
input wire VAR9,
input wire VAR15,
input wire VAR23,
input wire VAR30,
output wire VAR1,
output wire [31:0] VAR28,
output wire VAR29,
output wire VAR33,
output wire [VAR26-1:0] VAR20,
output wire VAR12,
input wire [VAR26-1:0] VAR34,
input wire [VAR26-1:0] VAR35,
input wire VAR13,
input wire VAR36,
input wire VAR25,
output wire VAR24,
input wire VAR32,
input wire VAR42,
output wire VAR41,
output wire VAR8,
input wire [VAR18-1:0] VAR4,
output wire [VAR18-1:0] VAR21
);
wire VAR11, VAR37;
wire [VAR22-1:0] VAR7;
wire [7:0] VAR3;
wire [7:0] VAR14;
VAR5 #(
.VAR38(VAR38),
.VAR2(VAR2) ,
.VAR22(VAR22)
) VAR39 (
.VAR9(VAR9),
.VAR15(VAR15),
.VAR27(VAR27),
.VAR40(VAR40),
.VAR11(VAR11),
.VAR37(VAR37),
.VAR7(VAR7),
.VAR3(VAR3),
.VAR14(VAR14)
);
VAR6 #(
.VAR16(VAR16),
.VAR22(VAR22),
.VAR31(VAR31),
.VAR26(VAR26),
.VAR18(VAR18)
) VAR17 (
.VAR44(VAR44),
.VAR19(VAR19),
.VAR27(VAR7),
.VAR43(VAR3),
.VAR9(VAR11),
.VAR15(VAR37),
.VAR10(VAR14),
.VAR23(VAR23),
.VAR30(VAR30),
.VAR1(VAR1),
.VAR28(VAR28),
.VAR29(VAR29),
.VAR34(VAR34),
.VAR35(VAR35),
.VAR13(VAR13),
.VAR20(VAR20),
.VAR36(VAR36),
.VAR25(VAR25),
.VAR24(VAR24),
.VAR33(VAR33),
.VAR12(VAR12),
.VAR32(VAR32),
.VAR42(VAR42),
.VAR41(VAR41),
.VAR8(VAR8),
.VAR4(VAR4),
.VAR21(VAR21)
);
endmodule
|
bsd-3-clause
|
trivoldus28/pulsarch-verilog
|
design/sys/iop/sparc/ifu/rtl/sparc_ifu_invctl.v
| 23,833 |
module MODULE1(
VAR12, VAR87, VAR98, VAR125,
VAR1, VAR119, VAR88,
VAR53, VAR63, VAR60, VAR10, VAR109,
VAR39, VAR100,
VAR117, VAR20, VAR104,
VAR110, VAR108, VAR7
);
input VAR53,
VAR63,
VAR60;
input [2:0] VAR10;
input VAR109;
input [VAR69:5] VAR39;
input VAR100;
input [1:0] VAR117;
input VAR20;
input VAR104;
input [VAR69:5] VAR110;
input [VAR83-1:0] VAR108;
input [1:0] VAR7;
output VAR12;
output VAR87;
output [VAR69:5] VAR98;
output [15:0] VAR125;
output [3:0] VAR1;
output VAR119;
output [1:0] VAR88;
wire [3:0] VAR73,
VAR115;
wire VAR120;
wire [1:0] VAR124,
VAR111;
wire [1:0] VAR127,
VAR68,
VAR4,
VAR126,
VAR29,
VAR34,
VAR97,
VAR122;
wire [1:0] VAR27;
wire VAR57,
VAR132;
wire VAR6,
VAR14,
VAR35,
VAR50,
VAR72,
VAR37;
wire VAR5,
VAR65,
VAR13;
wire VAR112,
VAR82;
wire [1:0] VAR15;
wire [3:0] VAR24;
wire [1:0] VAR80;
wire [1:0] VAR23,
VAR79,
VAR8,
VAR19;
wire VAR99;
wire VAR133;
wire [3:0] VAR74,
VAR26,
VAR54;
wire [3:0] VAR121,
VAR28;
wire [3:0] VAR52;
wire VAR130,
VAR9,
VAR70;
wire [15:0] VAR47;
wire [VAR69:6] VAR32;
wire [VAR69:5] VAR84;
wire VAR103;
wire VAR40;
wire [3:0] VAR30,
VAR96;
wire [VAR69:5] VAR48,
VAR44,
VAR129,
VAR66,
VAR113,
VAR85,
VAR33,
VAR21,
VAR38;
wire clk;
assign clk = VAR53;
assign VAR73[0] = ~VAR10[2] & ~VAR10[1];
assign VAR73[1] = ~VAR10[2] & VAR10[1];
assign VAR73[2] = VAR10[2] & ~VAR10[1];
assign VAR73[3] = VAR10[2] & VAR10[1];
assign VAR115 = VAR73;
assign VAR120 = VAR10[0];
VAR25 #(1) VAR55(.dout (VAR124[0]),
.VAR93 (VAR108[1]),
.VAR77 (VAR108[9]),
.VAR62 (VAR108[17]),
.VAR118 (VAR108[25]),
.VAR92 (VAR115[0]),
.VAR107 (VAR115[1]),
.VAR131 (VAR115[2]),
.VAR18 (VAR115[3]));
VAR25 #(2) VAR102(.dout (VAR68[1:0]),
.VAR93 (VAR108[3:2]),
.VAR77 (VAR108[11:10]),
.VAR62 (VAR108[19:18]),
.VAR118 (VAR108[27:26]),
.VAR92 (VAR115[0]),
.VAR107 (VAR115[1]),
.VAR131 (VAR115[2]),
.VAR18 (VAR115[3]));
VAR25 #(1) VAR11(.dout (VAR124[1]),
.VAR93 (VAR108[5]),
.VAR77 (VAR108[13]),
.VAR62 (VAR108[21]),
.VAR118 (VAR108[29]),
.VAR92 (VAR115[0]),
.VAR107 (VAR115[1]),
.VAR131 (VAR115[2]),
.VAR18 (VAR115[3]));
VAR25 #(2) VAR106(.dout (VAR127[1:0]),
.VAR93 (VAR108[7:6]),
.VAR77 (VAR108[15:14]),
.VAR62 (VAR108[23:22]),
.VAR118 (VAR108[31:30]),
.VAR92 (VAR115[0]),
.VAR107 (VAR115[1]),
.VAR131 (VAR115[2]),
.VAR18 (VAR115[3]));
VAR25 #(1) VAR2(.dout (VAR111[0]),
.VAR93 (VAR108[57]),
.VAR77 (VAR108[65]),
.VAR62 (VAR108[73]),
.VAR118 (VAR108[81]),
.VAR92 (VAR115[0]),
.VAR107 (VAR115[1]),
.VAR131 (VAR115[2]),
.VAR18 (VAR115[3]));
VAR25 #(2) VAR61(.dout (VAR126[1:0]),
.VAR93 (VAR108[59:58]),
.VAR77 (VAR108[67:66]),
.VAR62 (VAR108[75:74]),
.VAR118 (VAR108[83:82]),
.VAR92 (VAR115[0]),
.VAR107 (VAR115[1]),
.VAR131 (VAR115[2]),
.VAR18 (VAR115[3]));
VAR25 #(1) VAR94(.dout (VAR111[1]),
.VAR93 (VAR108[61]),
.VAR77 (VAR108[69]),
.VAR62 (VAR108[77]),
.VAR118 (VAR108[85]),
.VAR92 (VAR115[0]),
.VAR107 (VAR115[1]),
.VAR131 (VAR115[2]),
.VAR18 (VAR115[3]));
VAR25 #(2) VAR45(.dout (VAR4[1:0]),
.VAR93 (VAR108[63:62]),
.VAR77 (VAR108[71:70]),
.VAR62 (VAR108[79:78]),
.VAR118 (VAR108[87:86]),
.VAR92 (VAR115[0]),
.VAR107 (VAR115[1]),
.VAR131 (VAR115[2]),
.VAR18 (VAR115[3]));
assign VAR57 = VAR120 ? VAR124[1] : VAR124[0];
assign VAR29 = VAR120 ? VAR127[1:0] :
VAR68[1:0];
assign VAR132 = VAR120 ? VAR111[1] : VAR111[0];
assign VAR34 = VAR120 ? VAR4[1:0] :
VAR126[1:0];
assign VAR14 = ({VAR108[VAR17],
VAR108[VAR78]} == VAR81) ?
1'b1 : 1'b0;
assign VAR6 = VAR14 & VAR108[VAR76];
assign VAR80= VAR108[VAR67:VAR56];
assign VAR37 = ({VAR108[VAR17],
VAR108[VAR78]} == VAR59) ?
1'b1 : 1'b0;
assign VAR50 = ({VAR108[VAR17],
VAR108[VAR78]} == VAR89) ?
1'b1 : 1'b0;
assign VAR72 = ({VAR108[VAR17],
VAR108[VAR78]} == VAR116) ?
1'b1 : 1'b0;
assign VAR112 = VAR50 & VAR108[VAR90] &
VAR20;
assign VAR82 = VAR108[VAR49];
assign VAR35 = ({VAR108[VAR17],
VAR108[VAR78]} == VAR64) ?
1'b1 : 1'b0;
assign VAR15 = VAR108[VAR86];
assign VAR24[0] = ~VAR15[1] & ~VAR15[0];
assign VAR24[1] = ~VAR15[1] & VAR15[0];
assign VAR24[2] = VAR15[1] & ~VAR15[0];
assign VAR24[3] = VAR15[1] & VAR15[0];
assign VAR52[0] = ~VAR7[1] & ~VAR7[0];
assign VAR52[1] = ~VAR7[1] & VAR7[0];
assign VAR52[2] = VAR7[1] & ~VAR7[0];
assign VAR52[3] = VAR7[1] & VAR7[0];
assign VAR1 = VAR52;
VAR123 #(2) VAR41(.din (VAR7),
.VAR3 (VAR27),
.clk (clk), .VAR63(VAR63), .VAR60(), .VAR12());
assign VAR88 = VAR27;
assign VAR133 = VAR37 | VAR104 | VAR109;
assign VAR97 = ~VAR20 ? VAR8 :
VAR6 ? VAR80 :
VAR29;
assign VAR122 = ~VAR20 ? VAR19 :
VAR6 ? VAR80 :
VAR34;
assign VAR99 = (VAR37 | VAR104) & VAR20 |
VAR109;
assign VAR23 = VAR99 ? VAR7 :
VAR97;
assign VAR79 = VAR99 ? VAR7 :
VAR122;
VAR123 #(4) VAR114(.din ({VAR23, VAR79}),
.VAR3 ({VAR8, VAR19}),
.clk (clk), .VAR63(VAR63), .VAR60(), .VAR12());
assign VAR121[0] = ~VAR23[1] & ~VAR23[0];
assign VAR121[1] = ~VAR23[1] & VAR23[0];
assign VAR121[2] = VAR23[1] & ~VAR23[0];
assign VAR121[3] = VAR23[1] & VAR23[0];
assign VAR28[0] = ~VAR79[1] & ~VAR79[0];
assign VAR28[1] = ~VAR79[1] & VAR79[0];
assign VAR28[2] = VAR79[1] & ~VAR79[0];
assign VAR28[3] = VAR79[1] & VAR79[0];
assign VAR74[0] = VAR57 & (VAR50 | VAR35 |VAR72) &
~VAR32[6] |
VAR6 & ~VAR48[5] & ~VAR48[6] |
VAR133 & ~VAR103 & ~VAR40;
assign VAR74[1] = VAR132 & (VAR50 | VAR35 |VAR72) &
~VAR32[6] |
VAR6 & VAR48[5] & ~VAR48[6] |
VAR133 & VAR103 & ~VAR40;
assign VAR74[2] = VAR57 & (VAR50 | VAR35 |VAR72) &
VAR32[6] |
VAR6 & ~VAR48[5] & VAR48[6] |
VAR133 & ~VAR103 & VAR40;
assign VAR74[3] = VAR132 & (VAR50 | VAR35 |VAR72) &
VAR32[6] |
VAR6 & VAR48[5] & VAR48[6] |
VAR133 & VAR103 & VAR40;
assign VAR26 = VAR20 ? VAR74 :
VAR54;
VAR123 #(4) VAR71(.din (VAR26),
.VAR3 (VAR54),
.clk (clk), .VAR63(VAR63), .VAR60(), .VAR12());
assign VAR47[3:0] = (VAR121 & {4{VAR26[0]}}) |
{4{VAR112 & ~VAR82 & ~VAR32[6]}};
assign VAR47[7:4] = (VAR28 & {4{VAR26[1]}}) |
{4{VAR112 & VAR82 & ~VAR32[6]}};
assign VAR47[11:8] = (VAR121 & {4{VAR26[2]}}) |
{4{VAR112 & ~VAR82 & VAR32[6]}};
assign VAR47[15:12] = (VAR28 & {4{VAR26[3]}}) |
{4{VAR112 & VAR82 & VAR32[6]}};
assign VAR125 = VAR47;
assign VAR65 = (VAR50 | VAR35 | VAR72) &
(VAR57 |
VAR132 |
VAR108[VAR90]) | VAR6;
VAR91 #(1) VAR58(.dout (VAR5),
.VAR93 (VAR13),
.VAR77 (VAR65),
.VAR92 (~VAR20),
.VAR107 (VAR20));
VAR123 #(1) VAR95(.din (VAR5),
.VAR3 (VAR13),
.clk (clk),
.VAR63 (VAR63), .VAR60(), .VAR12());
assign VAR119 = VAR5 | VAR109;
assign VAR87 = VAR65;
assign VAR84[VAR69:5] = VAR110[VAR69:5];
assign VAR103 = VAR110[5];
assign VAR40 = VAR110[6];
assign VAR32 = VAR108[VAR43:VAR105];
assign VAR30[0] = ~VAR117[1] & ~VAR117[0];
assign VAR30[1] = ~VAR117[1] & VAR117[0];
assign VAR30[2] = VAR117[1] & ~VAR117[0];
assign VAR30[3] = VAR117[1] & VAR117[0];
assign VAR96 = VAR30 & {4{VAR100}};
assign VAR85 = VAR96[0] ? VAR39 :
VAR44;
assign VAR33 = VAR96[1] ? VAR39 :
VAR129;
assign VAR21 = VAR96[2] ? VAR39 :
VAR66;
assign VAR38 = VAR96[3] ? VAR39 :
VAR113;
VAR123 #(VAR75) VAR36(.din (VAR85),
.VAR3 (VAR44),
.clk (clk), .VAR63(VAR63), .VAR60(), .VAR12());
VAR123 #(VAR75) VAR16(.din (VAR33),
.VAR3 (VAR129),
.clk (clk), .VAR63(VAR63), .VAR60(), .VAR12());
VAR123 #(VAR75) VAR128(.din (VAR21),
.VAR3 (VAR66),
.clk (clk), .VAR63(VAR63), .VAR60(), .VAR12());
VAR123 #(VAR75) VAR51(.din (VAR38),
.VAR3 (VAR113),
.clk (clk), .VAR63(VAR63), .VAR60(), .VAR12());
VAR25 #(VAR75) VAR42(.dout (VAR48),
.VAR93 (VAR44),
.VAR77 (VAR129),
.VAR62 (VAR66),
.VAR118 (VAR113),
.VAR92 (VAR24[0]),
.VAR107 (VAR24[1]),
.VAR131 (VAR24[2]),
.VAR18 (VAR24[3]));
assign VAR130 = VAR37 | VAR104 |
VAR109 | ~VAR20;
assign VAR9 = VAR6 & VAR20;
assign VAR70 = ~VAR37 & ~VAR6 &
~VAR104 & VAR20 &
~VAR109;
VAR46 #(VAR75) VAR31(
.dout (VAR98[VAR69:5]),
.VAR93 (VAR84[VAR69:5]),
.VAR77 ({VAR32[VAR69:6], 1'b0}),
.VAR62 (VAR48[VAR69:5]),
.VAR92 (VAR130),
.VAR107 (VAR70),
.VAR131 (VAR9));
VAR101 #(VAR83) VAR22(.in (VAR108));
endmodule
|
gpl-2.0
|
csail-csg/recycle-bsv-lib
|
src/v/EHR_8.v
| 3,684 |
module MODULE1 (
VAR17,
VAR30,
VAR4,
VAR31,
VAR25,
VAR22,
VAR3,
VAR33,
VAR2,
VAR11,
VAR15,
VAR8,
VAR32,
VAR28,
VAR5,
VAR18,
VAR9,
VAR34,
VAR23,
VAR35,
VAR21,
VAR29,
VAR37,
VAR14,
VAR36,
VAR7
);
parameter VAR20 = 1;
parameter VAR27 = 0;
input VAR17;
input VAR30;
output [VAR20-1:0] VAR4;
input [VAR20-1:0] VAR31;
input VAR25;
output [VAR20-1:0] VAR22;
input [VAR20-1:0] VAR3;
input VAR33;
output [VAR20-1:0] VAR2;
input [VAR20-1:0] VAR11;
input VAR15;
output [VAR20-1:0] VAR8;
input [VAR20-1:0] VAR32;
input VAR28;
output [VAR20-1:0] VAR5;
input [VAR20-1:0] VAR18;
input VAR9;
output [VAR20-1:0] VAR34;
input [VAR20-1:0] VAR23;
input VAR35;
output [VAR20-1:0] VAR21;
input [VAR20-1:0] VAR29;
input VAR37;
output [VAR20-1:0] VAR14;
input [VAR20-1:0] VAR36;
input VAR7;
reg [VAR20-1:0] VAR19;
wire [VAR20-1:0] VAR6;
wire [VAR20-1:0] VAR10;
wire [VAR20-1:0] VAR13;
wire [VAR20-1:0] VAR38;
wire [VAR20-1:0] VAR26;
wire [VAR20-1:0] VAR1;
wire [VAR20-1:0] VAR12;
wire [VAR20-1:0] VAR16;
wire [VAR20-1:0] VAR24;
assign VAR6 = VAR19;
assign VAR10 = VAR25 ? VAR31 : VAR6;
assign VAR13 = VAR33 ? VAR3 : VAR10;
assign VAR38 = VAR15 ? VAR11 : VAR13;
assign VAR26 = VAR28 ? VAR32 : VAR38;
assign VAR1 = VAR9 ? VAR18 : VAR26;
assign VAR12 = VAR35 ? VAR23 : VAR1;
assign VAR16 = VAR37 ? VAR29 : VAR12;
assign VAR24 = VAR7 ? VAR36 : VAR16;
assign VAR4 = VAR6;
assign VAR22 = VAR10;
assign VAR2 = VAR13;
assign VAR8 = VAR38;
assign VAR5 = VAR26;
assign VAR34 = VAR1;
assign VAR21 = VAR12;
assign VAR14 = VAR16;
always @(posedge VAR17) begin
if (VAR30 == 0) begin
VAR19 <= VAR27;
end else begin
VAR19 <= VAR24;
end
end
endmodule
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_ls
|
cells/nand4b/sky130_fd_sc_ls__nand4b.functional.v
| 1,432 |
module MODULE1 (
VAR1 ,
VAR10,
VAR9 ,
VAR6 ,
VAR8
);
output VAR1 ;
input VAR10;
input VAR9 ;
input VAR6 ;
input VAR8 ;
wire VAR7 ;
wire VAR4;
not VAR2 (VAR7 , VAR10 );
nand VAR3 (VAR4, VAR8, VAR6, VAR9, VAR7);
buf VAR5 (VAR1 , VAR4 );
endmodule
|
apache-2.0
|
litex-hub/pythondata-cpu-blackparrot
|
pythondata_cpu_blackparrot/system_verilog/black-parrot/external/basejump_stl/bsg_tag/bsg_tag_master_decentralized.v
| 9,143 |
module MODULE1
import VAR21::VAR9;
,VAR3(VAR16)
,VAR3(VAR10)
,VAR22=1
,VAR14=VAR4(VAR18)
,VAR5=VAR4(VAR16)
)
(
input VAR20
,input VAR30
,input [VAR14-1:0] VAR17
,output VAR9 [VAR16-1:0] VAR24
);
localparam VAR8 = VAR19(VAR18,VAR10);
localparam VAR15 = VAR6(VAR18,VAR10);
localparam VAR31 = VAR4(VAR8+1);
if (VAR22 > 2)
always @(negedge VAR20)
",VAR24);
logic VAR28;
always @(posedge VAR20)
VAR28 <= VAR30;
localparam VAR27 = VAR31+1;
logic [VAR27-1:0] VAR23;
wire VAR26 = VAR23[VAR27-1];
VAR2 #(.VAR11((1 << VAR27)-1)
,.VAR25(0)
) VAR1
(.VAR20 (VAR20)
,.VAR13(1'b0)
,.VAR29(VAR28 | VAR26)
,.VAR7 (~VAR28)
,.VAR12(VAR23)
);
begin
begin
begin
begin
begin
begin
begin
end
begin
begin
begin
begin
|
bsd-3-clause
|
anderson1008/NOCulator
|
hring/hw/buffered/src/c_tree_arbiter.v
| 3,552 |
module MODULE1
(clk, reset, VAR13, req, VAR16);
parameter VAR3 = 16;
parameter VAR17 = 4;
localparam VAR6 = VAR3 / VAR17;
parameter VAR12 = VAR4;
parameter VAR2 = VAR14;
input clk;
input reset;
input VAR13;
input [0:VAR3-1] req;
output [0:VAR3-1] VAR16;
wire [0:VAR3-1] VAR16;
wire [0:VAR17-1] VAR7;
wire [0:VAR17-1] VAR11;
generate
genvar VAR5;
for(VAR5 = 0; VAR5 < VAR17; VAR5 = VAR5 + 1)
begin:VAR9
wire [0:VAR6-1] VAR10;
assign VAR10 = req[VAR5*VAR6:(VAR5+1)*VAR6-1];
assign VAR7[VAR5] = |VAR10;
wire [0:VAR6-1] VAR15;
VAR1
.VAR2(VAR2),
.VAR12(VAR12))
VAR8
(.clk(clk),
.reset(reset),
.VAR13(VAR13),
.req(VAR10),
.VAR16(VAR15));
assign VAR16[VAR5*VAR6:(VAR5+1)*VAR6-1]
= {VAR6{VAR11[VAR5]}} & VAR15;
end
endgenerate
VAR1
.VAR2(VAR2),
.VAR12(VAR12))
VAR18
(.clk(clk),
.reset(reset),
.VAR13(VAR13),
.req(VAR7),
.VAR16(VAR11));
endmodule
|
mit
|
adamgreig/bladeRF
|
hdl/fpga/ip/opencores/i2c/bench/verilog/spi_slave_model.v
| 3,840 |
module MODULE1 (
input wire VAR5;
input wire VAR12
input wire VAR7;
output wire do
);
wire VAR8 = 1'b1;
wire VAR1 = 1'b0;
wire VAR10 = 1'b0;
reg [7:0] VAR13 [7:0]; reg [2:0] VAR3; reg [7:0] VAR9;
reg [7:0] VAR6, VAR2;
reg [2:0] VAR11;
reg VAR14;
wire clk;
assign clk = VAR1 ^ VAR10 ^ VAR12;
always @(posedge clk)
VAR6 <= {VAR6[6:0],VAR7};
always @(posedge clk)
if (&VAR11)
VAR2 <= VAR13[VAR3];
else
VAR2 <= {VAR2[6:0],1'VAR4};
assign do = VAR2[7];
always @(posedge clk, posedge VAR5)
if(VAR5)
VAR11 <= 3'b111;
else
VAR11 <= VAR11 - 3'h1;
always @(posedge clk)
VAR14 <= ~(|VAR11);
always @(negedge clk)
if (VAR14) begin
VAR13[VAR3] <= VAR6;
VAR3 <= VAR3 + 1'b1;
end
begin
|
gpl-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_ls
|
cells/sdfsbp/sky130_fd_sc_ls__sdfsbp.symbol.v
| 1,524 |
module MODULE1 (
input VAR4 ,
output VAR1 ,
output VAR3 ,
input VAR11,
input VAR7 ,
input VAR5 ,
input VAR9
);
supply1 VAR2;
supply0 VAR8;
supply1 VAR10 ;
supply0 VAR6 ;
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_hd
|
cells/bufinv/sky130_fd_sc_hd__bufinv.pp.blackbox.v
| 1,259 |
module MODULE1 (
VAR6 ,
VAR4 ,
VAR5,
VAR1,
VAR3 ,
VAR2
);
output VAR6 ;
input VAR4 ;
input VAR5;
input VAR1;
input VAR3 ;
input VAR2 ;
endmodule
|
apache-2.0
|
google/globalfoundries-pdk-libs-gf180mcu_fd_sc_mcu9t5v0
|
cells/xor2/gf180mcu_fd_sc_mcu9t5v0__xor2_4.functional.v
| 1,142 |
module MODULE1( VAR7, VAR12, VAR5 );
input VAR12, VAR7;
output VAR5;
wire VAR11;
not VAR4( VAR11, VAR7 );
wire VAR3;
and VAR1( VAR3, VAR11, VAR12 );
wire VAR6;
not VAR10( VAR6, VAR12 );
wire VAR9;
and VAR8( VAR9, VAR6, VAR7 );
or VAR2( VAR5, VAR3, VAR9 );
endmodule
|
apache-2.0
|
cathalmccabe/PYNQ
|
boards/ip/io_switch_1.1/src/io_switch_bit.v
| 9,346 |
module MODULE1 #(
parameter VAR14 = 6,
parameter VAR49 = 8,
parameter VAR15 = 2
)
(
input [7:0] VAR5,
input VAR17,
output reg VAR37,
output reg VAR60,
output VAR58,
input VAR57,
input VAR22,
output VAR9,
input VAR21,
output VAR59,
input VAR56,
output VAR3,
input VAR33,
input VAR54,
output VAR10,
input VAR31,
input VAR25,
output VAR27,
input VAR7,
input VAR55,
output VAR12,
input [VAR15-1:0] VAR61,
input VAR46,
output VAR26,
input VAR52,
input VAR23,
output VAR62,
input VAR28,
input VAR36,
output VAR50,
input VAR6,
input VAR53,
output VAR51,
input VAR2,
input VAR4,
output VAR40,
output VAR8,
input VAR38,
input VAR48,
output VAR45,
input VAR35,
input VAR34,
output VAR43,
input VAR41,
input VAR32,
output VAR44,
input VAR16,
input VAR39,
input [VAR14-1:0] VAR11,
output VAR18, output VAR19, output VAR20, output VAR47, output VAR1, output VAR13, output VAR30, output VAR24,
input [VAR49-1:0] VAR29 );
reg [23:0] VAR42;
always @(VAR5, VAR21, VAR56, VAR41, VAR16, VAR38, VAR35, VAR57, VAR11, VAR29, VAR52, VAR28, VAR6, VAR2, VAR33, VAR31, VAR7, VAR61)
case (VAR5)
8'h00: VAR37 = VAR57;
8'h01: VAR37 = 1'b0; 8'h02: VAR37 = VAR21;
8'h04: VAR37 = VAR33;
8'h05: VAR37 = VAR31;
8'h06: VAR37 = VAR7;
8'h07: VAR37 = VAR61[0];
8'h08: VAR37 = VAR52;
8'h09: VAR37 = VAR28;
8'h0a: VAR37 = VAR6;
8'h0b: VAR37 = VAR2;
8'h0c: VAR37 = VAR38;
8'h0d: VAR37 = VAR35;
8'h0e: VAR37 = VAR41;
8'h0f: VAR37 = VAR16;
8'h10: VAR37 = VAR11[0];
8'h11: VAR37 = VAR11[1];
8'h12: VAR37 = VAR11[2];
8'h13: VAR37 = VAR11[3];
8'h14: VAR37 = VAR11[4];
8'h15: VAR37 = VAR11[5];
8'h17: VAR37 = VAR61[1];
8'h18: VAR37 = VAR29[0];
8'h19: VAR37 = VAR29[1];
8'h1a: VAR37 = VAR29[2];
8'h1b: VAR37 = VAR29[3];
8'h1c: VAR37 = VAR29[4];
8'h1d: VAR37 = VAR29[5];
8'h1e: VAR37 = VAR29[6];
8'h1f: VAR37 = VAR29[7];
8'h22: VAR37 = VAR56;
default: VAR37 = VAR57;
endcase
assign {VAR24, VAR30, VAR13, VAR1, VAR47, VAR20, VAR19, VAR18, VAR44, VAR43, VAR45, VAR8, VAR51,VAR50,VAR62,VAR26, VAR12,VAR27,VAR10,VAR3,VAR59, VAR9, VAR40,VAR58} = VAR42;
always @(VAR5, VAR17)
begin
VAR42 = {24{1'b0}};
case (VAR5)
8'h00: VAR42[0] = VAR17;
8'h01: VAR42[1] = VAR17;
8'h03: VAR42[2] = VAR17; 8'h04: VAR42[4] = VAR17;
8'h05: VAR42[5] = VAR17;
8'h06: VAR42[6] = VAR17;
8'h07: VAR42[7] = VAR17;
8'h08: VAR42[8] = VAR17;
8'h09: VAR42[9] = VAR17;
8'h0a: VAR42[10] = VAR17;
8'h0b: VAR42[11] = VAR17;
8'h0c: VAR42[12] = VAR17;
8'h0d: VAR42[13] = VAR17;
8'h0e: VAR42[14] = VAR17;
8'h0f: VAR42[15] = VAR17;
8'h23: VAR42[3] = VAR17;
8'h38: VAR42[16] = VAR17; 8'h39: VAR42[17] = VAR17;
8'h3a: VAR42[18] = VAR17;
8'h3b: VAR42[19] = VAR17;
8'h3c: VAR42[20] = VAR17;
8'h3d: VAR42[21] = VAR17;
8'h3e: VAR42[22] = VAR17;
8'h3f: VAR42[23] = VAR17;
default: VAR42[0] = VAR17;
endcase
end
always @(VAR5, VAR32, VAR39, VAR48, VAR34, VAR22, VAR23, VAR36, VAR53, VAR4, VAR54, VAR25, VAR55, VAR46)
case (VAR5)
8'h00: VAR60 = VAR22;
8'h01: VAR60 = 1'b1; 8'h02: VAR60 = 1'b0; 8'h03: VAR60 = 1'b1; 8'h04: VAR60 = VAR54;
8'h05: VAR60 = VAR25;
8'h06: VAR60 = VAR55;
8'h07: VAR60 = VAR46;
8'h08: VAR60 = VAR23;
8'h09: VAR60 = VAR36;
8'h0a: VAR60 = VAR53;
8'h0b: VAR60 = VAR4;
8'h0c: VAR60 = VAR48;
8'h0d: VAR60 = VAR34;
8'h0e: VAR60 = VAR32;
8'h0f: VAR60 = VAR39;
8'h10: VAR60 = 1'b0; 8'h11: VAR60 = 1'b0; 8'h12: VAR60 = 1'b0; 8'h13: VAR60 = 1'b0; 8'h14: VAR60 = 1'b0; 8'h15: VAR60 = 1'b0;
8'h18: VAR60 = 1'b0; 8'h19: VAR60 = 1'b0; 8'h1a: VAR60 = 1'b0; 8'h1b: VAR60 = 1'b0; 8'h1c: VAR60 = 1'b0; 8'h1d: VAR60 = 1'b0; 8'h1e: VAR60 = 1'b0; 8'h1f: VAR60 = 1'b0;
8'h22: VAR60 = 1'b0; 8'h23: VAR60 = 1'b1;
8'h38: VAR60 = 1'b1; 8'h39: VAR60 = 1'b1; 8'h3a: VAR60 = 1'b1; 8'h3b: VAR60 = 1'b1; 8'h3c: VAR60 = 1'b1; 8'h3d: VAR60 = 1'b1; 8'h3e: VAR60 = 1'b1; 8'h3f: VAR60 = 1'b1;
default: VAR60 = VAR22;
endcase
endmodule
|
bsd-3-clause
|
google/skywater-pdk-libs-sky130_fd_sc_ms
|
cells/fill_diode/sky130_fd_sc_ms__fill_diode_8.v
| 1,901 |
module MODULE2 (
VAR4,
VAR2,
VAR3 ,
VAR5
);
input VAR4;
input VAR2;
input VAR3 ;
input VAR5 ;
VAR1 VAR6 (
.VAR4(VAR4),
.VAR2(VAR2),
.VAR3(VAR3),
.VAR5(VAR5)
);
endmodule
module MODULE2 ();
supply1 VAR4;
supply0 VAR2;
supply1 VAR3 ;
supply0 VAR5 ;
VAR1 VAR6 ();
endmodule
|
apache-2.0
|
q3k/q3kmips
|
rtl/verilog/qm_top.v
| 4,788 |
module MODULE1(
input wire clk
);
reg VAR40;
reg VAR34;
reg VAR10;
reg [3:0] VAR84;
reg VAR61;
reg VAR4;
wire VAR54;
wire VAR32;
wire VAR28;
wire [3:0] VAR73;
wire VAR45;
wire VAR38;
reg [31:0] VAR78;
reg [31:0] VAR13;
reg [31:0] VAR33;
reg [31:0] VAR3;
reg [31:0] VAR72;
reg [31:0] VAR56;
reg [31:0] VAR42;
wire [31:0] VAR68;
wire [31:0] VAR31;
wire [31:0] VAR50;
wire [31:0] VAR5;
wire [31:0] VAR41;
wire [4:0] VAR80;
wire [4:0] VAR22;
wire [5:0] VAR77;
wire [5:0] VAR74;
wire [31:0] VAR63;
wire [31:0] VAR36;
wire VAR49;
wire VAR44;
always @(posedge clk) begin
VAR78 <= VAR68;
VAR13 <= VAR31;
VAR33 <= VAR50;
VAR3 <= VAR5;
VAR72 <= VAR41;
VAR56 <= VAR80;
VAR42 <= VAR22;
VAR40 <= VAR54;
VAR34 <= VAR32;
VAR10 <= VAR28;
VAR84 <= VAR73;
VAR61 <= VAR45;
VAR4 <= VAR38;
end
wire VAR62;
wire VAR64;
wire [3:0] VAR53;
wire VAR16;
wire VAR21;
wire VAR85;
wire VAR23;
VAR30 VAR35(
.VAR48(VAR77),
.VAR26(VAR74),
.VAR60(VAR62),
.VAR69(VAR64),
.VAR43(VAR53),
.VAR12(VAR16),
.VAR37(VAR21),
.VAR39(VAR85),
.VAR75(VAR23)
);
VAR55 VAR59(
.reset(reset),
.clk(VAR66),
.address(VAR63),
.VAR57(VAR36),
.VAR46(VAR49),
.VAR25(VAR44),
.enable(VAR76)
);
VAR71 VAR67(
.VAR14(VAR13),
.VAR70(VAR68),
.VAR19(VAR31),
.VAR15(VAR63),
.VAR65(VAR49),
.VAR81(VAR44),
.VAR8(VAR36)
);
VAR11 VAR51(
.VAR24(VAR68),
.VAR29(VAR50),
.VAR2(VAR5),
.VAR20(VAR41),
.VAR52(VAR80),
.VAR58(VAR22),
.VAR1(0),
.VAR18(0),
.VAR47(0),
.VAR7(VAR77),
.VAR82(VAR74),
.VAR27(VAR85),
.VAR83(VAR21),
.VAR17(VAR16),
.VAR6(VAR53),
.VAR9(VAR64),
.VAR79(VAR62),
.VAR60(VAR38),
.VAR69(VAR45),
.VAR43(VAR73),
.VAR12(VAR28),
.VAR37(VAR32),
.VAR39(VAR54)
);
endmodule
|
bsd-2-clause
|
google/globalfoundries-pdk-libs-gf180mcu_fd_sc_mcu9t5v0
|
cells/sdffsnq/gf180mcu_fd_sc_mcu9t5v0__sdffsnq_1.functional.v
| 1,734 |
module MODULE1( VAR20, VAR22, VAR25, VAR17, VAR5, VAR23, VAR7 );
input VAR17, VAR25, VAR20, VAR5, VAR22, VAR7;
output VAR23;
not VAR16( VAR13, VAR5 );
wire VAR9;
not VAR24( VAR9, VAR25 );
wire VAR26;
not VAR21( VAR26, VAR20 );
wire VAR14;
and VAR11( VAR14, VAR9, VAR26 );
wire VAR19;
not VAR4( VAR19, VAR22 );
wire VAR15;
and VAR2( VAR15, VAR9, VAR19 );
wire VAR10;
and VAR3( VAR10, VAR19, VAR20 );
or VAR12( VAR6, VAR14, VAR15, VAR10 );
VAR18( VAR8, VAR13, 1'b0, VAR17, VAR6, VAR7 );
not VAR1( VAR23, VAR8 );
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_lp
|
cells/clkbuflp/sky130_fd_sc_lp__clkbuflp.blackbox.v
| 1,249 |
module MODULE1 (
VAR4,
VAR2
);
output VAR4;
input VAR2;
supply1 VAR6;
supply0 VAR1;
supply1 VAR5 ;
supply0 VAR3 ;
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_hd
|
cells/or4b/sky130_fd_sc_hd__or4b.symbol.v
| 1,317 |
module MODULE1 (
input VAR4 ,
input VAR5 ,
input VAR7 ,
input VAR8,
output VAR9
);
supply1 VAR1;
supply0 VAR6;
supply1 VAR2 ;
supply0 VAR3 ;
endmodule
|
apache-2.0
|
RP7/R7-OCM
|
src/rtl/A2S_controller.v
| 2,951 |
module MODULE1(
rst,
VAR6,
sync,
VAR12,
VAR2,
VAR16,
VAR28,
VAR5,
VAR8,
VAR23,
VAR21,
VAR26,
VAR7,
VAR14,
VAR27,
VAR9,
VAR10,
VAR19,
VAR20
);
parameter VAR22 = 3'd0;
parameter VAR17 = 3'd1;
parameter VAR4 = 3'd2;
parameter VAR11 = 3'd3;
input rst,VAR6,sync,VAR12;
output[4:0] VAR2;
input VAR23;
input VAR21;
output reg[31:0] VAR26;
input VAR14,VAR9;
output reg VAR27,VAR7;
input VAR10;
output reg[4:0] VAR19;
output VAR20;
reg[21:0] VAR25;
reg[31:0] VAR29;
reg VAR3;
wire VAR15;
reg [2:0]state;
reg [31:0]VAR13;
input [31:0]VAR16;
input [23:6]VAR28;
output [23:6]VAR5;
output [31:0]VAR8;
assign VAR2 = VAR25[4:0];
assign VAR5[23:6] = VAR25[21:4];
assign VAR8 = VAR29;
VAR24 #(.VAR18("pos")) VAR1
( .clk(VAR23)
, .async(VAR3)
, .sync(VAR15)
);
always @(posedge VAR6 or posedge rst)
begin
if( rst==1'b1 ) begin
VAR3 <= 1'b0;
VAR25 <= 22'h0;
VAR29 <= 32'h0;
end
else begin
if ( sync==1'b1 ) begin
VAR3 <= 1'b0;
VAR25 <= 22'h0;
VAR29 <= 32'h0;
end
else if( VAR12==1'b1 ) begin
if( VAR25[3:0]==4'hf ) begin
VAR13[5:0] <= 6'b000000;
VAR13[31:6] <= VAR16[31:6] + VAR25[21:4];
VAR25[3:0] <= 4'h0;
if( VAR25[21:4]==(VAR28[23:6]-1'b1) ) begin
VAR25[21:4] <= 18'h0;
VAR29 <= VAR29 + 32'h1;
end
else VAR25[21:4] <= VAR25[21:4]+18'h1;
end
else VAR25[3:0] <= VAR25[3:0] + 4'h1;
end
if( VAR12==1'b1 && VAR25[3:0]==4'hf && VAR3==1'b0 ) VAR3 <= 1'b1;
end
else VAR3 <= 1'b0;
end
end
assign VAR20 = VAR9 & VAR27;
always @(posedge VAR23)
begin
if( !VAR21 ) begin
VAR19 <= 5'b00000;
VAR7 <= 1'b0;
VAR27 <= 1'b0;
VAR26 <= VAR16;
state <= VAR22;
end
else begin
if( VAR15==1'b1 ) begin
state <= VAR17;
VAR26 <= VAR13;
end
else begin
case( state )
VAR22 : begin
VAR27 <= VAR9;
end
VAR17 : begin
VAR7 <= 1'b1;
if( VAR14==1'b1 && VAR7==1'b1 ) begin
state <= VAR4;
VAR7 <= 1'b0;
VAR19[4] <= VAR26[6];
VAR19[3:0] <= 4'h0;
VAR27 <= 1'b1;
end
end
VAR4 : begin
if( VAR20==1'b1 ) begin
VAR19[3:0] <= VAR19[3:0] + 1'b1;
if( VAR10==1'b1 ) begin
state <= VAR22;
VAR27 <= 1'b0;
end
end
end
endcase
end
end
end
endmodule
|
apache-2.0
|
Given-Jiang/Gaussian_Filter_Altera_OpenCL_DE1-SoC
|
bin_Gaussian_Filter/system/synthesis/submodules/system_acl_iface_acl_kernel_interface.v
| 60,109 |
module MODULE1 (
input wire VAR307, input wire VAR268, output wire VAR358, output wire [31:0] VAR198, output wire VAR79, input wire [0:0] VAR121, input wire [31:0] VAR331, input wire [13:0] VAR127, input wire VAR58, input wire VAR258, input wire [3:0] VAR4, input wire VAR301, input wire VAR248, input wire [63:0] VAR150, input wire VAR100, output wire [0:0] VAR361, output wire [63:0] VAR122, output wire [29:0] VAR89, output wire VAR126, output wire VAR257, output wire [7:0] VAR164, output wire VAR78, input wire [0:0] VAR169, output wire [1:0] VAR47, output wire [1:0] VAR272, input wire VAR50, input wire VAR44, output wire VAR166, output wire VAR290, output wire VAR113 );
wire VAR191; wire [0:0] VAR211; wire VAR9; wire [31:0] VAR354; wire [29:0] VAR25; wire VAR251; wire VAR135; wire [31:0] VAR155; wire [3:0] VAR72; wire VAR219; wire VAR82; wire [0:0] VAR170; wire [63:0] VAR280; wire [29:0] VAR183; wire VAR311; wire VAR115; wire [63:0] VAR172; wire VAR250; wire VAR214; wire [7:0] VAR362; wire [0:0] VAR256; wire VAR232; wire [13:0] VAR34; wire [31:0] VAR192; wire VAR139; wire VAR239; wire [31:0] VAR325; wire VAR86; wire [3:0] VAR310; wire VAR299; wire VAR174; wire [0:0] VAR206; wire [31:0] VAR81; wire [9:0] VAR103; wire VAR116; wire VAR207; wire [31:0] VAR80; wire VAR101; wire [3:0] VAR220; wire [63:0] VAR60; wire VAR48; wire VAR288; wire [63:0] VAR263; wire [7:0] VAR338; wire [63:0] VAR352; wire [8:0] VAR148; wire VAR154; wire VAR167; wire VAR262; wire [63:0] VAR321; wire VAR6; wire [7:0] VAR12; wire VAR217; wire [63:0] VAR149; wire VAR193; wire VAR185; wire [63:0] VAR254; wire [7:0] VAR226; wire VAR328; wire [31:0] VAR20; wire VAR322; wire VAR161; wire [31:0] VAR175; wire VAR283; wire [31:0] VAR162; wire VAR53; wire [31:0] VAR51; wire VAR32; wire VAR15; wire [31:0] VAR98; wire [3:0] VAR237; wire VAR244; wire VAR330; wire VAR178; wire VAR119; wire VAR315; wire VAR273;
VAR129 VAR147 (
.clk (VAR307), .address (VAR148), .VAR336 (VAR6), .VAR57 (VAR167), .VAR323 (VAR154), .write (VAR262), .VAR297 (VAR321), .VAR3 (VAR352), .VAR304 (VAR12), .reset (VAR178), .VAR128 (VAR119) );
VAR11 #(
.VAR190 (64),
.VAR7 (8),
.VAR313 (30),
.VAR265 (1),
.VAR21 (1),
.VAR238 (1)
) VAR56 (
.clk (VAR44), .reset (VAR191), .VAR64 (VAR82), .VAR249 (VAR172), .VAR176 (VAR214), .VAR259 (VAR170), .VAR224 (VAR280), .VAR292 (VAR183), .VAR245 (VAR311), .VAR31 (VAR115), .VAR28 (VAR362), .VAR42 (VAR250), .VAR77 (VAR248), .VAR360 (VAR150), .VAR14 (VAR100), .VAR24 (VAR361), .VAR309 (VAR122), .VAR236 (VAR89), .VAR194 (VAR126), .VAR340 (VAR257), .VAR37 (VAR164), .VAR205 (VAR78) );
VAR39 #(
.VAR190 (32),
.VAR229 (4),
.VAR45 (30),
.VAR43 (10),
.VAR76 (2),
.VAR265 (1),
.VAR92 (1),
.VAR18 (1),
.VAR339 (64'b0000000000000000000000000000000000000000000000000000000000000000)
) VAR227 (
.clk (VAR44), .reset (VAR315), .VAR294 (VAR103), .VAR359 (VAR207), .VAR106 (VAR80), .VAR222 (VAR116), .VAR357 (VAR81), .VAR334 (VAR101), .VAR189 (VAR174), .VAR137 (VAR220), .VAR346 (VAR206), .VAR261 (VAR25), .VAR112 (VAR135), .VAR203 (VAR9), .VAR66 (VAR155), .VAR142 (VAR251), .VAR107 (VAR354), .VAR291 (VAR219), .VAR125 (VAR72), .VAR230 (VAR211), .VAR33 (VAR288), .VAR152 (VAR263), .VAR342 (VAR48), .VAR40 (VAR60), .VAR8 (VAR338), .VAR46 (1'b0) );
VAR242 #(
.VAR320 (64),
.VAR221 (10)
) VAR242 (
.clk (VAR307), .VAR240 (~VAR273), .VAR267 (VAR193), .VAR281 (VAR149), .VAR213 (VAR226), .VAR145 (VAR185), .VAR318 (VAR254), .VAR111 (VAR217), .VAR228 (VAR166) );
VAR11 #(
.VAR190 (32),
.VAR7 (8),
.VAR313 (14),
.VAR265 (1),
.VAR21 (1),
.VAR238 (1)
) VAR55 (
.clk (VAR307), .reset (VAR178), .VAR64 (VAR358), .VAR249 (VAR198), .VAR176 (VAR79), .VAR259 (VAR121), .VAR224 (VAR331), .VAR292 (VAR127), .VAR245 (VAR58), .VAR31 (VAR258), .VAR28 (VAR4), .VAR42 (VAR301), .VAR77 (VAR232), .VAR360 (VAR325), .VAR14 (VAR299), .VAR24 (VAR256), .VAR309 (VAR192), .VAR236 (VAR34), .VAR194 (VAR139), .VAR340 (VAR239), .VAR37 (VAR310), .VAR205 (VAR86) );
VAR316 #(
.VAR320 (32)
) VAR316 (
.clk (VAR307), .VAR240 (~VAR178), .VAR267 (VAR322), .VAR281 (VAR20), .VAR145 (VAR161), .VAR318 (VAR175), .VAR111 (VAR328), .VAR94 (VAR47), .VAR332 (VAR272) );
VAR22 #(
.VAR118 (1)
) VAR171 (
.clk (VAR44), .VAR120 (VAR169), .reset (VAR191), .VAR208 (VAR244), .VAR35 (), .VAR108 (), .VAR278 (), .VAR303 (), .VAR102 (), .VAR181 (), .VAR141 (), .VAR347 (), .VAR341 (), .VAR199 (), .VAR246 (), .VAR234 (), .VAR153 (), .VAR140 (), .VAR317 (), .VAR188 (), .VAR255 (), .VAR201 (), .VAR70 (), .VAR296 (), .VAR71 (), .VAR26 (), .VAR298 (), .VAR243 (), .VAR264 (), .VAR83 (), .VAR95 (), .VAR348 (), .VAR353 (), .VAR54 (), .VAR17 () );
VAR146 #(
.VAR320 (32),
.VAR223 (-1598029823)
) VAR160 (
.clk (VAR307), .VAR240 (~VAR178), .VAR145 (VAR283), .VAR318 (VAR162) );
VAR210 #(
.VAR356 (2),
.VAR345 ("VAR295"),
.VAR286 (2),
.VAR36 (0),
.VAR67 (1),
.VAR241 (3),
.VAR279 (1),
.VAR99 (0),
.VAR287 (0),
.VAR209 (0),
.VAR69 (0),
.VAR252 (0),
.VAR302 (0),
.VAR349 (0),
.VAR105 (0),
.VAR197 (0),
.VAR200 (0),
.VAR117 (0),
.VAR182 (0),
.VAR65 (0),
.VAR351 (0),
.VAR275 (0),
.VAR88 (0),
.VAR180 (0)
) VAR52 (
.VAR1 (~VAR268), .VAR335 (~VAR166), .clk (VAR44), .VAR143 (VAR191), .VAR128 (), .VAR49 (1'b0), .VAR159 (1'b0), .VAR204 (1'b0), .VAR87 (1'b0), .VAR5 (1'b0), .VAR319 (1'b0), .VAR151 (1'b0), .VAR59 (1'b0), .VAR138 (1'b0), .VAR63 (1'b0), .VAR235 (1'b0), .VAR225 (1'b0), .VAR231 (1'b0), .VAR73 (1'b0), .VAR326 (1'b0), .VAR285 (1'b0), .VAR27 (1'b0), .VAR132 (1'b0), .VAR355 (1'b0), .VAR293 (1'b0), .VAR84 (1'b0), .VAR300 (1'b0), .VAR41 (1'b0), .VAR61 (1'b0), .VAR350 (1'b0), .VAR23 (1'b0), .VAR19 (1'b0), .VAR269 (1'b0), .VAR75 (1'b0), .VAR277 (1'b0) );
VAR38 VAR233 (
.clk (VAR307), .VAR240 (~VAR178), .VAR267 (VAR32), .VAR281 (VAR51), .VAR213 (VAR237), .VAR145 (VAR15), .VAR318 (VAR98), .VAR111 (VAR53), .irq (VAR330), .VAR133 (VAR113) );
VAR93 VAR270 (
.VAR29 (VAR44), .VAR337 (VAR315), .VAR163 (VAR191), .VAR25 (VAR25), .VAR9 (VAR9), .VAR211 (VAR211), .VAR72 (VAR72), .VAR135 (VAR135), .VAR155 (VAR155), .VAR219 (VAR219), .VAR251 (VAR251), .VAR354 (VAR354), .VAR16 (VAR183), .VAR123 (VAR311), .VAR289 (VAR115), .VAR168 (VAR172), .VAR212 (VAR280), .VAR282 (VAR170), .VAR96 (VAR362), .VAR343 (VAR214), .VAR62 (VAR82), .VAR91 (VAR250) );
VAR247 VAR305 (
.VAR216 (VAR307), .VAR29 (VAR44), .VAR337 (VAR315), .VAR312 (VAR178), .VAR30 (VAR273), .VAR34 (VAR34), .VAR232 (VAR232), .VAR256 (VAR256), .VAR310 (VAR310), .VAR239 (VAR239), .VAR325 (VAR325), .VAR299 (VAR299), .VAR139 (VAR139), .VAR192 (VAR192), .VAR86 (VAR86), .VAR333 (VAR48), .VAR110 (VAR288), .VAR114 (VAR263), .VAR109 (VAR60), .VAR144 (VAR338), .VAR177 (VAR103), .VAR187 (VAR116), .VAR10 (VAR207), .VAR131 (VAR80), .VAR136 (VAR81), .VAR156 (VAR206), .VAR165 (VAR220), .VAR184 (VAR101), .VAR306 (VAR174), .VAR2 (VAR32), .VAR271 (VAR15), .VAR134 (VAR98), .VAR13 (VAR51), .VAR218 (VAR237), .VAR308 (VAR53), .VAR68 (VAR322), .VAR97 (VAR161), .VAR314 (VAR175), .VAR173 (VAR20), .VAR253 (VAR328), .VAR90 (VAR193), .VAR104 (VAR185), .VAR215 (VAR254), .VAR124 (VAR149), .VAR329 (VAR226), .VAR344 (VAR217), .VAR196 (VAR148), .VAR179 (VAR262), .VAR274 (VAR321), .VAR284 (VAR352), .VAR202 (VAR12), .VAR195 (VAR154), .VAR324 (VAR167), .VAR130 (VAR6), .VAR157 (VAR283), .VAR158 (VAR162) );
VAR85 VAR260 (
.clk (), .reset (), .VAR327 (VAR244), .VAR186 (VAR330) );
VAR210 #(
.VAR356 (1),
.VAR345 ("VAR295"),
.VAR286 (2),
.VAR36 (1),
.VAR67 (1),
.VAR241 (3),
.VAR279 (1),
.VAR99 (0),
.VAR287 (0),
.VAR209 (0),
.VAR69 (0),
.VAR252 (0),
.VAR302 (0),
.VAR349 (0),
.VAR105 (0),
.VAR197 (0),
.VAR200 (0),
.VAR117 (0),
.VAR182 (0),
.VAR65 (0),
.VAR351 (0),
.VAR275 (0),
.VAR88 (0),
.VAR180 (0)
) VAR266 (
.VAR1 (~VAR268), .clk (VAR307), .VAR143 (VAR178), .VAR128 (VAR119), .VAR49 (1'b0), .VAR335 (1'b0), .VAR159 (1'b0), .VAR204 (1'b0), .VAR87 (1'b0), .VAR5 (1'b0), .VAR319 (1'b0), .VAR151 (1'b0), .VAR59 (1'b0), .VAR138 (1'b0), .VAR63 (1'b0), .VAR235 (1'b0), .VAR225 (1'b0), .VAR231 (1'b0), .VAR73 (1'b0), .VAR326 (1'b0), .VAR285 (1'b0), .VAR27 (1'b0), .VAR132 (1'b0), .VAR355 (1'b0), .VAR293 (1'b0), .VAR84 (1'b0), .VAR300 (1'b0), .VAR41 (1'b0), .VAR61 (1'b0), .VAR350 (1'b0), .VAR23 (1'b0), .VAR19 (1'b0), .VAR269 (1'b0), .VAR75 (1'b0), .VAR277 (1'b0) );
VAR210 #(
.VAR356 (1),
.VAR345 ("VAR295"),
.VAR286 (2),
.VAR36 (0),
.VAR67 (1),
.VAR241 (3),
.VAR279 (1),
.VAR99 (0),
.VAR287 (0),
.VAR209 (0),
.VAR69 (0),
.VAR252 (0),
.VAR302 (0),
.VAR349 (0),
.VAR105 (0),
.VAR197 (0),
.VAR200 (0),
.VAR117 (0),
.VAR182 (0),
.VAR65 (0),
.VAR351 (0),
.VAR275 (0),
.VAR88 (0),
.VAR180 (0)
) VAR276 (
.VAR1 (~VAR268), .clk (VAR44), .VAR143 (VAR315), .VAR128 (), .VAR49 (1'b0), .VAR335 (1'b0), .VAR159 (1'b0), .VAR204 (1'b0), .VAR87 (1'b0), .VAR5 (1'b0), .VAR319 (1'b0), .VAR151 (1'b0), .VAR59 (1'b0), .VAR138 (1'b0), .VAR63 (1'b0), .VAR235 (1'b0), .VAR225 (1'b0), .VAR231 (1'b0), .VAR73 (1'b0), .VAR326 (1'b0), .VAR285 (1'b0), .VAR27 (1'b0), .VAR132 (1'b0), .VAR355 (1'b0), .VAR293 (1'b0), .VAR84 (1'b0), .VAR300 (1'b0), .VAR41 (1'b0), .VAR61 (1'b0), .VAR350 (1'b0), .VAR23 (1'b0), .VAR19 (1'b0), .VAR269 (1'b0), .VAR75 (1'b0), .VAR277 (1'b0) );
VAR210 #(
.VAR356 (2),
.VAR345 ("VAR295"),
.VAR286 (2),
.VAR36 (0),
.VAR67 (1),
.VAR241 (3),
.VAR279 (1),
.VAR99 (0),
.VAR287 (0),
.VAR209 (0),
.VAR69 (0),
.VAR252 (0),
.VAR302 (0),
.VAR349 (0),
.VAR105 (0),
.VAR197 (0),
.VAR200 (0),
.VAR117 (0),
.VAR182 (0),
.VAR65 (0),
.VAR351 (0),
.VAR275 (0),
.VAR88 (0),
.VAR180 (0)
) VAR74 (
.VAR1 (~VAR268), .VAR335 (VAR50), .clk (VAR307), .VAR143 (VAR273), .VAR128 (), .VAR49 (1'b0), .VAR159 (1'b0), .VAR204 (1'b0), .VAR87 (1'b0), .VAR5 (1'b0), .VAR319 (1'b0), .VAR151 (1'b0), .VAR59 (1'b0), .VAR138 (1'b0), .VAR63 (1'b0), .VAR235 (1'b0), .VAR225 (1'b0), .VAR231 (1'b0), .VAR73 (1'b0), .VAR326 (1'b0), .VAR285 (1'b0), .VAR27 (1'b0), .VAR132 (1'b0), .VAR355 (1'b0), .VAR293 (1'b0), .VAR84 (1'b0), .VAR300 (1'b0), .VAR41 (1'b0), .VAR61 (1'b0), .VAR350 (1'b0), .VAR23 (1'b0), .VAR19 (1'b0), .VAR269 (1'b0), .VAR75 (1'b0), .VAR277 (1'b0) );
assign VAR290 = ~VAR191;
endmodule
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_hdll
|
cells/clkinvlp/sky130_fd_sc_hdll__clkinvlp_4.v
| 2,084 |
module MODULE1 (
VAR2 ,
VAR1 ,
VAR6,
VAR3,
VAR4 ,
VAR7
);
output VAR2 ;
input VAR1 ;
input VAR6;
input VAR3;
input VAR4 ;
input VAR7 ;
VAR8 VAR5 (
.VAR2(VAR2),
.VAR1(VAR1),
.VAR6(VAR6),
.VAR3(VAR3),
.VAR4(VAR4),
.VAR7(VAR7)
);
endmodule
module MODULE1 (
VAR2,
VAR1
);
output VAR2;
input VAR1;
supply1 VAR6;
supply0 VAR3;
supply1 VAR4 ;
supply0 VAR7 ;
VAR8 VAR5 (
.VAR2(VAR2),
.VAR1(VAR1)
);
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_hd
|
cells/einvp/sky130_fd_sc_hd__einvp.blackbox.v
| 1,268 |
module MODULE1 (
VAR1 ,
VAR2 ,
VAR7
);
output VAR1 ;
input VAR2 ;
input VAR7;
supply1 VAR4;
supply0 VAR6;
supply1 VAR5 ;
supply0 VAR3 ;
endmodule
|
apache-2.0
|
Koheron/zynq-sdk
|
fpga/cores/axi_sts_register_v1_0/axi_sts_register.v
| 3,321 |
module MODULE1 #
(
parameter integer VAR35 = 1024,
parameter integer VAR17 = 32,
parameter integer VAR26 = 16
)
(
input wire VAR3,
input wire VAR18,
input wire [VAR35-1:0] VAR28,
input wire [VAR26-1:0] VAR11, input wire VAR22, output wire VAR25, input wire [VAR17-1:0] VAR1, input wire VAR6, output wire VAR13, output wire [1:0] VAR2, output wire VAR12, input wire VAR21, input wire [VAR26-1:0] VAR23, input wire VAR32, output wire VAR33, output wire [VAR17-1:0] VAR27, output wire [1:0] VAR34, output wire VAR16, input wire VAR20 );
function integer VAR4 (input integer VAR15);
for(VAR4 = 0; VAR15 > 0; VAR4 = VAR4 + 1) VAR15 = VAR15 >> 1;
endfunction
localparam integer VAR31 = VAR4(VAR17/8 - 1);
localparam integer VAR29 = VAR35/VAR17;
localparam integer VAR9 = VAR29 > 1 ? VAR4(VAR29-1) : 1;
reg VAR7, VAR30;
reg [VAR17-1:0] VAR14, VAR5;
wire [VAR17-1:0] VAR19 [VAR29-1:0];
genvar VAR8, VAR10;
generate
for(VAR8 = 0; VAR8 < VAR29; VAR8 = VAR8 + 1)
begin : VAR24
assign VAR19[VAR8] = VAR28[VAR8*VAR17+VAR17-1:VAR8*VAR17];
end
endgenerate
always @(posedge VAR3)
begin
if(~VAR18)
begin
VAR7 <= 1'b0;
VAR14 <= {(VAR17){1'b0}};
end
else
begin
VAR7 <= VAR30;
VAR14 <= VAR5;
end
end
always @*
begin
VAR30 = VAR7;
VAR5 = VAR14;
if(VAR32)
begin
VAR30 = 1'b1;
VAR5 = VAR19[VAR23[VAR31+VAR9-1:VAR31]];
end
if(VAR20 & VAR7)
begin
VAR30 = 1'b0;
end
end
assign VAR34 = 2'd0;
assign VAR33 = 1'b1;
assign VAR27 = VAR14;
assign VAR16 = VAR7;
assign VAR25 = 1'b0;
assign VAR13 = 1'b0;
assign VAR2 = 2'd0;
assign VAR12 = 1'b0;
endmodule
|
mit
|
ptracton/Picoblaze
|
library/gpio/gpio_bit.v
| 1,459 |
module MODULE1 (
VAR2,
VAR4,
clk, VAR5, VAR1
) ;
input clk;
input VAR5;
input VAR1;
output VAR2;
inout VAR4;
wire VAR2;
wire VAR6;
assign VAR4 = (VAR5) ? VAR1 : 1'VAR3;
assign VAR2 = (!VAR5) ? VAR4 : 1'VAR3;
endmodule
|
mit
|
EPiCS/soundgates
|
hardware/design/reference/cf_lib/edk/pcores/axi_adc_8c_v1_00_a/hdl/verilog/user_logic.v
| 7,479 |
module MODULE1 (
VAR22,
VAR36,
VAR26,
VAR18,
VAR37,
VAR1,
VAR27,
VAR43,
VAR41,
VAR40,
VAR16,
VAR32,
VAR17,
VAR39,
VAR20,
VAR31,
VAR23,
VAR11,
VAR33,
VAR6,
VAR15,
VAR3,
VAR38,
VAR2,
VAR42,
VAR12,
VAR8,
VAR25,
VAR14,
VAR7);
parameter VAR19 = 32;
parameter VAR34 = 32;
input VAR22;
input VAR36;
input [ 7:0] VAR26;
input [ 7:0] VAR18;
input VAR37;
input VAR1;
input VAR27;
output VAR43;
output [63:0] VAR41;
output [ 7:0] VAR40;
output VAR16;
input VAR32;
input VAR17;
output [63:0] VAR39;
output [ 7:0] VAR20;
output [63:0] VAR31;
output [ 7:0] VAR23;
output VAR11;
output VAR33;
output [143:0] VAR6;
input VAR15;
input VAR3;
input [31:0] VAR38;
input [ 3:0] VAR2;
input [31:0] VAR42;
input [31:0] VAR12;
output [31:0] VAR8;
output VAR25;
output VAR14;
output VAR7;
reg VAR21;
reg VAR5;
reg [ 4:0] VAR35;
reg [31:0] VAR13;
reg VAR25;
reg VAR14;
reg [31:0] VAR8;
reg VAR7;
wire [31:0] VAR9;
wire [31:0] VAR29;
wire VAR24;
assign VAR9 = (VAR42 == 0) ? VAR12 : VAR42;
always @(negedge VAR3 or posedge VAR15) begin
if (VAR3 == 0) begin
VAR21 <= 'd0;
VAR5 <= 'd0;
VAR35 <= 'd0;
VAR13 <= 'd0;
end else begin
VAR21 <= (VAR9 == 0) ? 1'b0 : 1'b1;
VAR5 <= (VAR42 == 0) ? 1'b0 : 1'b1;
case (VAR9)
32'h80000000: VAR35 <= 5'h00;
32'h40000000: VAR35 <= 5'h01;
32'h20000000: VAR35 <= 5'h02;
32'h10000000: VAR35 <= 5'h03;
32'h08000000: VAR35 <= 5'h04;
32'h04000000: VAR35 <= 5'h05;
32'h02000000: VAR35 <= 5'h06;
32'h01000000: VAR35 <= 5'h07;
32'h00800000: VAR35 <= 5'h08;
32'h00400000: VAR35 <= 5'h09;
32'h00200000: VAR35 <= 5'h0a;
32'h00100000: VAR35 <= 5'h0b;
32'h00080000: VAR35 <= 5'h0c;
32'h00040000: VAR35 <= 5'h0d;
32'h00020000: VAR35 <= 5'h0e;
32'h00010000: VAR35 <= 5'h0f;
32'h00008000: VAR35 <= 5'h10;
32'h00004000: VAR35 <= 5'h11;
32'h00002000: VAR35 <= 5'h12;
32'h00001000: VAR35 <= 5'h13;
32'h00000800: VAR35 <= 5'h14;
32'h00000400: VAR35 <= 5'h15;
32'h00000200: VAR35 <= 5'h16;
32'h00000100: VAR35 <= 5'h17;
32'h00000080: VAR35 <= 5'h18;
32'h00000040: VAR35 <= 5'h19;
32'h00000020: VAR35 <= 5'h1a;
32'h00000010: VAR35 <= 5'h1b;
32'h00000008: VAR35 <= 5'h1c;
32'h00000004: VAR35 <= 5'h1d;
32'h00000002: VAR35 <= 5'h1e;
32'h00000001: VAR35 <= 5'h1f;
default: VAR35 <= 5'h1f;
endcase
VAR13 <= VAR38;
end
end
always @(negedge VAR3 or posedge VAR15) begin
if (VAR3 == 0) begin
VAR25 <= 'd0;
VAR14 <= 'd0;
VAR8 <= 'd0;
VAR7 <= 'd0;
end else begin
VAR25 <= (VAR42 == 0) ? 1'b0 : VAR24;
VAR14 <= (VAR12 == 0) ? 1'b0 : VAR24;
VAR8 <= VAR29;
VAR7 <= 'd0;
end
end
VAR44 VAR28 (
.VAR22 (VAR22),
.VAR36 (VAR36),
.VAR26 (VAR26),
.VAR18 (VAR18),
.VAR37 (VAR37),
.VAR1 (VAR1),
.VAR27 (VAR27),
.VAR43 (VAR43),
.VAR41 (VAR41),
.VAR40 (VAR40),
.VAR16 (VAR16),
.VAR32 (VAR32),
.VAR10 (VAR3),
.VAR45 (VAR15),
.VAR21 (VAR21),
.VAR5 (VAR5),
.VAR35 (VAR35),
.VAR13 (VAR13),
.VAR30 (VAR29),
.VAR4 (VAR24),
.VAR17 (VAR17),
.VAR39 (VAR39),
.VAR20 (VAR20),
.VAR31 (VAR31),
.VAR23 (VAR23),
.VAR11 (VAR11),
.VAR33 (VAR33),
.VAR6 (VAR6));
endmodule
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_hs
|
cells/dlymetal6s2s/sky130_fd_sc_hs__dlymetal6s2s.behavioral.v
| 1,757 |
module MODULE1 (
VAR9 ,
VAR10 ,
VAR3,
VAR1
);
output VAR9 ;
input VAR10 ;
input VAR3;
input VAR1;
wire VAR2 ;
wire VAR8;
buf VAR6 (VAR2 , VAR10 );
VAR4 VAR5 (VAR8, VAR2, VAR3, VAR1);
buf VAR7 (VAR9 , VAR8 );
endmodule
|
apache-2.0
|
nishtahir/arty-blaze
|
src/bd/system/ip/system_auto_us_0/synth/system_auto_us_0.v
| 14,593 |
module MODULE1 (
VAR83,
VAR70,
VAR90,
VAR4,
VAR64,
VAR38,
VAR54,
VAR56,
VAR71,
VAR32,
VAR37,
VAR65,
VAR67,
VAR7,
VAR44,
VAR50,
VAR2,
VAR91,
VAR9,
VAR53,
VAR19,
VAR18,
VAR30,
VAR68,
VAR86,
VAR43,
VAR52,
VAR97,
VAR16,
VAR23,
VAR28,
VAR29,
VAR22,
VAR74,
VAR6,
VAR69,
VAR34,
VAR75,
VAR39,
VAR3,
VAR88,
VAR72,
VAR31,
VAR40,
VAR92,
VAR51,
VAR20,
VAR35,
VAR66,
VAR1,
VAR76,
VAR60,
VAR73,
VAR89,
VAR26,
VAR42,
VAR96,
VAR33,
VAR36,
VAR57,
VAR78,
VAR61,
VAR81,
VAR24,
VAR14,
VAR47,
VAR87,
VAR98,
VAR85,
VAR45,
VAR13,
VAR27
);
input wire VAR83;
input wire VAR70;
input wire [31 : 0] VAR90;
input wire [7 : 0] VAR4;
input wire [2 : 0] VAR64;
input wire [1 : 0] VAR38;
input wire [0 : 0] VAR54;
input wire [3 : 0] VAR56;
input wire [2 : 0] VAR71;
input wire [3 : 0] VAR32;
input wire [3 : 0] VAR37;
input wire VAR65;
output wire VAR67;
input wire [31 : 0] VAR7;
input wire [3 : 0] VAR44;
input wire VAR50;
input wire VAR2;
output wire VAR91;
output wire [1 : 0] VAR9;
output wire VAR53;
input wire VAR19;
input wire [31 : 0] VAR18;
input wire [7 : 0] VAR30;
input wire [2 : 0] VAR68;
input wire [1 : 0] VAR86;
input wire [0 : 0] VAR43;
input wire [3 : 0] VAR52;
input wire [2 : 0] VAR97;
input wire [3 : 0] VAR16;
input wire [3 : 0] VAR23;
input wire VAR28;
output wire VAR29;
output wire [31 : 0] VAR22;
output wire [1 : 0] VAR74;
output wire VAR6;
output wire VAR69;
input wire VAR34;
output wire [31 : 0] VAR75;
output wire [7 : 0] VAR39;
output wire [2 : 0] VAR3;
output wire [1 : 0] VAR88;
output wire [0 : 0] VAR72;
output wire [3 : 0] VAR31;
output wire [2 : 0] VAR40;
output wire [3 : 0] VAR92;
output wire [3 : 0] VAR51;
output wire VAR20;
input wire VAR35;
output wire [127 : 0] VAR66;
output wire [15 : 0] VAR1;
output wire VAR76;
output wire VAR60;
input wire VAR73;
input wire [1 : 0] VAR89;
input wire VAR26;
output wire VAR42;
output wire [31 : 0] VAR96;
output wire [7 : 0] VAR33;
output wire [2 : 0] VAR36;
output wire [1 : 0] VAR57;
output wire [0 : 0] VAR78;
output wire [3 : 0] VAR61;
output wire [2 : 0] VAR81;
output wire [3 : 0] VAR24;
output wire [3 : 0] VAR14;
output wire VAR47;
input wire VAR87;
input wire [127 : 0] VAR98;
input wire [1 : 0] VAR85;
input wire VAR45;
input wire VAR13;
output wire VAR27;
VAR93 #(
.VAR58("VAR10"),
.VAR77(0),
.VAR48(1),
.VAR94(0),
.VAR80(32),
.VAR95(32),
.VAR8(128),
.VAR49(1),
.VAR63(1),
.VAR17(0),
.VAR25(1),
.VAR41(2),
.VAR11(0),
.VAR15(16),
.VAR5(1),
.VAR84(3)
) VAR79 (
.VAR83(VAR83),
.VAR70(VAR70),
.VAR55(1'VAR12),
.VAR90(VAR90),
.VAR4(VAR4),
.VAR64(VAR64),
.VAR38(VAR38),
.VAR54(VAR54),
.VAR56(VAR56),
.VAR71(VAR71),
.VAR32(VAR32),
.VAR37(VAR37),
.VAR65(VAR65),
.VAR67(VAR67),
.VAR7(VAR7),
.VAR44(VAR44),
.VAR50(VAR50),
.VAR2(VAR2),
.VAR91(VAR91),
.VAR82(),
.VAR9(VAR9),
.VAR53(VAR53),
.VAR19(VAR19),
.VAR59(1'VAR12),
.VAR18(VAR18),
.VAR30(VAR30),
.VAR68(VAR68),
.VAR86(VAR86),
.VAR43(VAR43),
.VAR52(VAR52),
.VAR97(VAR97),
.VAR16(VAR16),
.VAR23(VAR23),
.VAR28(VAR28),
.VAR29(VAR29),
.VAR62(),
.VAR22(VAR22),
.VAR74(VAR74),
.VAR6(VAR6),
.VAR69(VAR69),
.VAR34(VAR34),
.VAR46(1'VAR12),
.VAR21(1'VAR12),
.VAR75(VAR75),
.VAR39(VAR39),
.VAR3(VAR3),
.VAR88(VAR88),
.VAR72(VAR72),
.VAR31(VAR31),
.VAR40(VAR40),
.VAR92(VAR92),
.VAR51(VAR51),
.VAR20(VAR20),
.VAR35(VAR35),
.VAR66(VAR66),
.VAR1(VAR1),
.VAR76(VAR76),
.VAR60(VAR60),
.VAR73(VAR73),
.VAR89(VAR89),
.VAR26(VAR26),
.VAR42(VAR42),
.VAR96(VAR96),
.VAR33(VAR33),
.VAR36(VAR36),
.VAR57(VAR57),
.VAR78(VAR78),
.VAR61(VAR61),
.VAR81(VAR81),
.VAR24(VAR24),
.VAR14(VAR14),
.VAR47(VAR47),
.VAR87(VAR87),
.VAR98(VAR98),
.VAR85(VAR85),
.VAR45(VAR45),
.VAR13(VAR13),
.VAR27(VAR27)
);
endmodule
|
apache-2.0
|
tnsrb93/G1_RealTimeDCTSteganography
|
src/ips/stream_encoder_ip_prj/stream_encoder_ip_prj.ip_user_files/ipstatic/axi_traffic_gen_v2_0_7/hdl/src/verilog/axi_traffic_gen_v2_0_inferram.v
| 15,962 |
module MODULE1(clk, VAR11, VAR1, VAR6, VAR19, VAR10, VAR5, VAR21, VAR12);
parameter VAR18 = "VAR13";
parameter VAR3 = "VAR9";
parameter VAR7 = 1024;
parameter VAR17 = 10;
parameter VAR8 = 8;
parameter VAR22 = 4;
parameter VAR16 = 0;
input clk;
input [VAR22-1:0] VAR11;
input [VAR22-1:0] VAR1;
input [VAR17-1:0] VAR6;
input [VAR17-1:0] VAR19;
input [VAR22*VAR8-1:0] VAR10;
input [VAR22*VAR8-1:0] VAR5;
output [VAR22*VAR8-1:0] VAR21;
output [VAR22*VAR8-1:0] VAR12;
reg [VAR22*VAR8-1:0] VAR4 [VAR7-1:0];
integer VAR20;
reg [VAR22*VAR8-1:0] VAR2;
reg [VAR22*VAR8-1:0] VAR14;
generate if(VAR16 == 0) begin : VAR15
|
gpl-3.0
|
kristianpaul/milkyminer
|
cores/fpgaminer/rtl/async_receiver.v
| 3,510 |
module MODULE1(clk, VAR9, VAR15, VAR7, VAR6, VAR12);
input clk, VAR9;
output VAR15; output [7:0] VAR7;
parameter VAR10 = 80000000; parameter VAR16 = 115200;
output VAR6; output VAR12;
parameter VAR18 = VAR16*8;
parameter VAR2 = 16;
wire [VAR2:0] VAR13 = ((VAR18<<(VAR2-7))+(VAR10>>8))/(VAR10>>7);
reg [VAR2:0] VAR8;
always @(posedge clk) VAR8 <= VAR8[VAR2-1:0] + VAR13;
wire VAR19 = VAR8[VAR2];
reg [1:0] VAR3;
always @(posedge clk) if(VAR19) VAR3 <= {VAR3[0], ~VAR9};
reg [1:0] VAR11;
reg VAR17;
always @(posedge clk)
if(VAR19)
begin
if( VAR3[1] && VAR11!=2'b11) VAR11 <= VAR11 + 2'h1;
end
else
if(~VAR3[1] && VAR11!=2'b00) VAR11 <= VAR11 - 2'h1;
if(VAR11==2'b00) VAR17 <= 1'b0;
else
if(VAR11==2'b11) VAR17 <= 1'b1;
end
reg [3:0] state;
reg [3:0] VAR14;
wire VAR1 = (VAR14==4'd10);
always @(posedge clk)
if(state==0)
VAR14 <= 4'b0000;
else
if(VAR19)
VAR14 <= {VAR14[2:0] + 4'b0001} | {VAR14[3], 3'b000};
always @(posedge clk)
if(VAR19)
case(state)
4'b0000: if(VAR17) state <= 4'b1000; 4'b1000: if(VAR1) state <= 4'b1001; 4'b1001: if(VAR1) state <= 4'b1010; 4'b1010: if(VAR1) state <= 4'b1011; 4'b1011: if(VAR1) state <= 4'b1100; 4'b1100: if(VAR1) state <= 4'b1101; 4'b1101: if(VAR1) state <= 4'b1110; 4'b1110: if(VAR1) state <= 4'b1111; 4'b1111: if(VAR1) state <= 4'b0001; 4'b0001: if(VAR1) state <= 4'b0000; default: state <= 4'b0000;
endcase
reg [7:0] VAR7;
always @(posedge clk)
if(VAR19 && VAR1 && state[3]) VAR7 <= {~VAR17, VAR7[7:1]};
reg VAR15, VAR4;
always @(posedge clk)
begin
VAR15 <= (VAR19 && VAR1 && state==4'b0001 && ~VAR17); VAR4 <= (VAR19 && VAR1 && state==4'b0001 && VAR17); end
reg [4:0] VAR5;
always @(posedge clk) if (state!=0) VAR5<=5'h00; else if(VAR19 & ~VAR5[4]) VAR5 <= VAR5 + 5'h01;
assign VAR12 = VAR5[4];
reg VAR6; always @(posedge clk) VAR6 <= VAR19 & (VAR5==5'h0F);
endmodule
|
lgpl-3.0
|
jlrandulfe/UviSpace
|
DE1-SoC/FPGA_Design/ip/camera_controller/raw2rgb/raw2rgb.v
| 4,444 |
module MODULE1(
VAR10,
VAR26,
VAR28,
VAR19,
VAR6,
VAR15,
VAR25,
VAR22,
VAR17,
VAR27
);
input [10:0] VAR6;
input [10:0] VAR15;
input [11:0] VAR25;
input VAR22;
input VAR17;
input VAR27;
output [11:0] VAR10;
output [11:0] VAR26;
output [11:0] VAR28;
output VAR19;
reg [11:0] VAR12;
reg [12:0] VAR2;
reg [11:0] VAR18;
reg VAR5;
reg [11:0] VAR21;
reg [11:0] VAR14;
reg [11:0] VAR8;
reg [11:0] VAR1;
wire VAR16;
wire VAR3;
wire [11:0] VAR23;
VAR29 VAR4(
.VAR24(VAR17),
.VAR13(!VAR27),
.VAR7(VAR16),
.VAR20(VAR3),
.VAR11(VAR25),
.VAR9(VAR23)
);
assign VAR3 = VAR22 & !VAR15[0];
assign VAR16 = VAR22 & VAR15[0];
assign VAR10 = VAR12[11:0];
assign VAR26 = VAR2[12:1];
assign VAR28 = VAR18[11:0];
assign VAR19 = VAR5;
always@(posedge VAR17 or negedge VAR27)
begin
if(!VAR27)
begin
VAR12 <= 0;
VAR2 <= 0;
VAR18 <= 0;
VAR14 <= 0;
VAR21 <= 0;
VAR1 <= 0;
VAR8 <= 0;
VAR5 <= 0;
end
else
begin
VAR14 <= VAR21;
VAR21 <= VAR23;
VAR1 <= VAR8;
VAR8 <= VAR25;
VAR5 <= {VAR15[0] & VAR6[0]} ? VAR22 : 1'b0;
if ({VAR15[0],VAR6[0]}==2'b11) begin
VAR12 <= VAR8;
VAR2 <= VAR21 + VAR1;
VAR18 <= VAR14;
end
end
end
endmodule
|
gpl-3.0
|
scalable-networks/ext
|
uhd/fpga/usrp2/fifo/ll8_to_fifo36.v
| 2,799 |
module MODULE1
(input clk, input reset, input VAR7,
input [7:0] VAR17,
input VAR1,
input VAR12,
input VAR8,
output VAR18,
output [35:0] VAR14,
output VAR15,
input VAR9 );
wire VAR4 = VAR15 & VAR9;
wire VAR19 = ~VAR1;
wire VAR13 = ~VAR12;
wire VAR5 = ~VAR8;
wire VAR16;
assign VAR18 = ~VAR16;
reg VAR2, VAR3;
reg [1:0] VAR11;
reg [2:0] state;
reg [7:0] VAR10, VAR6, VAR20, VAR21;
always @(posedge clk)
if(VAR5 & ((state==0)|VAR4))
VAR2 <= VAR19;
always @(posedge clk)
if(VAR5 & ((state !=4)|VAR4))
VAR3 <= VAR13;
always @(posedge clk)
if(VAR13)
VAR11 <= state[1:0] + 1;
else
VAR11 <= 0;
always @(posedge clk)
if(reset)
state <= 0;
else
if(VAR5)
case(state)
0 :
if(VAR13)
state <= 4;
else
state <= 1;
1 :
if(VAR13)
state <= 4;
else
state <= 2;
2 :
if(VAR13)
state <= 4;
else
state <= 3;
3 : state <= 4;
4 :
if(VAR9)
if(VAR13)
state <= 4;
else
state <= 1;
endcase else
if(VAR4)
state <= 0;
always @(posedge clk)
if(VAR5 & (state==3))
VAR21 <= VAR17;
always @(posedge clk)
if(VAR5 & (state==2))
VAR20 <= VAR17;
always @(posedge clk)
if(VAR5 & (state==1))
VAR6 <= VAR17;
always @(posedge clk)
if(VAR5 & ((state==0) | VAR4))
VAR10 <= VAR17;
assign VAR16 = VAR9 | (state != 4);
assign VAR14 = {VAR11,VAR3,VAR2,VAR10,VAR6,VAR20,VAR21}; assign VAR15 = (state == 4);
endmodule
|
gpl-2.0
|
oblivioncth/DE0-Verilog-Processor
|
src/reg_8x8_bit.v
| 4,521 |
module MODULE1(
VAR14,
reset,
VAR59,
VAR35,
VAR39,
VAR48,
VAR70,
VAR22,
VAR24,
VAR58,
VAR30,
VAR57,
VAR23,
VAR68,
VAR27,
VAR65,
VAR42
);
input wire VAR14;
input wire VAR59;
input wire reset;
input wire [2:0] VAR39;
input wire [2:0] VAR48;
input wire [7:0] VAR70;
input wire [2:0] VAR35;
output wire [7:0] VAR22;
output wire [7:0] VAR24;
output wire [7:0] VAR58;
output wire [7:0] VAR30;
output wire [7:0] VAR57;
output wire [7:0] VAR23;
output wire [7:0] VAR68;
output wire [7:0] VAR27;
output wire [7:0] VAR65;
output wire [7:0] VAR42;
wire VAR46;
wire VAR4;
wire VAR8;
wire VAR38;
wire VAR28;
wire VAR73;
wire VAR18;
wire VAR25;
wire VAR11;
wire [7:0] VAR61;
wire [7:0] VAR64;
wire [7:0] VAR15;
wire [7:0] VAR34;
wire [7:0] VAR13;
wire [7:0] VAR43;
wire [7:0] VAR21;
wire [7:0] VAR51;
wire VAR32;
wire VAR67;
wire VAR62;
wire VAR5;
wire VAR52;
wire VAR19;
wire VAR17;
assign VAR58 = VAR61;
assign VAR30 = VAR64;
assign VAR57 = VAR15;
assign VAR23 = VAR34;
assign VAR68 = VAR13;
assign VAR27 = VAR43;
assign VAR65 = VAR21;
assign VAR42 = VAR51;
VAR47 VAR12(
.clk(VAR14),
.VAR6(VAR46),
.VAR41(reset),
.VAR70(VAR70),
.VAR36(VAR61));
assign VAR52 = VAR59 & VAR4;
VAR47 VAR50(
.clk(VAR14),
.VAR6(VAR8),
.VAR41(reset),
.VAR70(VAR70),
.VAR36(VAR51));
VAR47 VAR33(
.clk(VAR14),
.VAR6(VAR38),
.VAR41(reset),
.VAR70(VAR70),
.VAR36(VAR15));
VAR47 VAR72(
.clk(VAR14),
.VAR6(VAR28),
.VAR41(reset),
.VAR70(VAR70),
.VAR36(VAR13));
VAR47 VAR7(
.clk(VAR14),
.VAR6(VAR73),
.VAR41(reset),
.VAR70(VAR70),
.VAR36(VAR34));
VAR47 VAR16(
.clk(VAR14),
.VAR6(VAR18),
.VAR41(reset),
.VAR70(VAR70),
.VAR36(VAR43));
VAR47 VAR31(
.clk(VAR14),
.VAR6(VAR25),
.VAR41(reset),
.VAR70(VAR70),
.VAR36(VAR21));
VAR63 VAR69(
.VAR53(VAR35),
.VAR60(VAR11),
.VAR37(VAR4),
.VAR26(VAR32),
.VAR45(VAR67),
.VAR54(VAR62),
.VAR20(VAR5),
.VAR56(VAR19),
.VAR3(VAR17));
assign VAR46 = VAR59 & VAR11;
VAR66 VAR10(
.VAR29(VAR61),
.VAR71(VAR64),
.VAR40(VAR15),
.VAR2(VAR34),
.VAR1(VAR13),
.VAR74(VAR43),
.VAR49(VAR21),
.VAR9(VAR51),
.VAR53(VAR48),
.VAR36(VAR24));
VAR66 VAR55(
.VAR29(VAR61),
.VAR71(VAR64),
.VAR40(VAR15),
.VAR2(VAR34),
.VAR1(VAR13),
.VAR74(VAR43),
.VAR49(VAR21),
.VAR9(VAR51),
.VAR53(VAR39),
.VAR36(VAR22));
assign VAR38 = VAR59 & VAR32;
assign VAR73 = VAR59 & VAR67;
assign VAR28 = VAR59 & VAR62;
assign VAR18 = VAR59 & VAR5;
VAR47 VAR44(
.clk(VAR14),
.VAR6(VAR52),
.VAR41(reset),
.VAR70(VAR70),
.VAR36(VAR64));
assign VAR25 = VAR59 & VAR19;
assign VAR8 = VAR59 & VAR17;
endmodule
|
mit
|
GuzTech/swapforth
|
j1a/icestorm/uart.v
| 4,330 |
module MODULE2(
input wire clk,
input wire VAR23,
input wire [31:0] VAR28,
input wire VAR32,
output wire VAR13);
parameter VAR27 = 1000000;
wire [38:0] VAR21 = VAR27;
reg [38:0] VAR6;
wire [38:0] VAR26 = VAR6[38] ? ({4'd0, VAR28}) : (({4'd0, VAR28}) - VAR21);
wire [38:0] VAR15 = VAR32 ? 0 : (VAR6 + VAR26);
wire VAR11 = ~VAR6[38];
assign VAR13 = VAR11;
always @(negedge VAR23 or posedge clk)
begin
if (!VAR23) begin
VAR6 <= 0;
end else begin
VAR6 <= VAR15;
end
end
endmodule
module MODULE1(
input wire clk,
input wire VAR23,
output wire VAR17, output reg VAR19,
input wire [31:0] VAR28,
input wire VAR24, input wire [7:0] VAR20
);
parameter VAR27 = 1000000;
reg [3:0] VAR4; reg [8:0] VAR8;
assign VAR17 = |VAR4;
wire VAR31 = |VAR4;
wire VAR13;
wire VAR22 = VAR24 & ~VAR17;
MODULE2 #(.VAR27(VAR27)) MODULE2(
.clk(clk),
.VAR23(VAR23),
.VAR28(VAR28),
.VAR32(1'b0),
.VAR13(VAR13));
always @(negedge VAR23 or posedge clk)
begin
if (!VAR23) begin
VAR19 <= 1;
VAR4 <= 0;
VAR8 <= 0;
end else begin
if (VAR22) begin
VAR8 <= { VAR20[7:0], 1'b0 };
VAR4 <= 1 + 8 + 1; end
if (VAR31 & VAR13) begin
{ VAR8, VAR19 } <= { 1'b1, VAR8 };
VAR4 <= VAR4 - 4'd1;
end
end
end
endmodule
module MODULE3(
input wire clk,
input wire VAR23,
input wire [31:0] VAR28,
input wire VAR12, input wire rd, output wire valid, output wire [7:0] VAR30); parameter VAR27 = 1000000;
reg [4:0] VAR4;
reg [7:0] VAR8;
wire VAR16 = &VAR4;
wire VAR3;
reg [2:0] VAR1 = 3'b111;
wire [2:0] VAR14 = {VAR1[1:0], VAR12};
wire VAR2 = VAR16 & (VAR14[2:1] == 2'b10);
wire [7:0] VAR5 = VAR3 ? {VAR1[1], VAR8[7:1]} : VAR8;
wire VAR13;
MODULE2 #(.VAR27(VAR27)) MODULE2(
.clk(clk),
.VAR28({VAR28[30:0], 1'b0}),
.VAR23(VAR23),
.VAR32(VAR2),
.VAR13(VAR13));
assign valid = (VAR4 == 18);
reg [4:0] VAR7;
always @*
if (VAR2)
VAR7 = 0;
end
else if (!VAR16 & !valid & VAR13)
VAR7 = VAR4 + 5'd1;
end
else if (valid & rd)
VAR7 = 5'b11111;
else
VAR7 = VAR4;
assign VAR3 = (VAR4 > 2) & VAR4[0] & !valid & VAR13;
assign VAR30 = VAR8;
always @(negedge VAR23 or posedge clk)
begin
if (!VAR23) begin
VAR1 <= 3'b111;
VAR4 <= 5'b11111;
VAR8 <= 0;
end else begin
VAR1 <= VAR14;
VAR4 <= VAR7;
VAR8 <= VAR5;
end
end
endmodule
module MODULE4(
input wire clk,
input wire VAR23,
input wire [31:0] VAR28,
input wire VAR18, output wire VAR29, input wire rd, input wire wr, output wire valid, output wire VAR25, input wire [7:0] VAR10,
output wire [7:0] VAR9 );
parameter VAR27 = 1000000;
MODULE3 #(.VAR27(VAR27)) VAR18 (
.clk(clk),
.VAR23(VAR23),
.VAR28(VAR28),
.VAR12(VAR18),
.rd(rd),
.valid(valid),
.VAR30(VAR9));
MODULE1 #(.VAR27(VAR27)) VAR29 (
.clk(clk),
.VAR23(VAR23),
.VAR28(VAR28),
.VAR17(VAR25),
.VAR19(VAR29),
.VAR24(wr),
.VAR20(VAR10));
endmodule
|
bsd-3-clause
|
cpulabs/gci-std-display
|
rtl/lib/gci_std_display_async_fifo.v
| 3,962 |
module MODULE1 #(
parameter VAR16 = 16,
parameter VAR17 = 4,
parameter VAR11 = 2
)(
input VAR14,
input VAR22,
input VAR26,
input VAR32,
input [VAR16-1:0] VAR18,
output VAR20,
input VAR3,
input VAR12,
output [VAR16-1:0] VAR6,
output VAR9
);
wire [VAR11:0] VAR13;
wire VAR10;
wire [VAR11:0] VAR25;
wire VAR31;
reg [VAR16-1:0] VAR5[0:VAR17-1];
reg [VAR11:0] VAR7; reg [VAR11:0] VAR19; wire [VAR11:0] VAR15;
wire [VAR11:0] VAR27;
wire [VAR11:0] VAR33;
wire [VAR11:0] VAR36;
assign VAR13 = VAR7 - VAR27;
assign VAR10 = VAR13[VAR11] || (VAR13[VAR11-1:0] == {VAR11{1'b1}})? 1'b1 : 1'b0;
assign VAR25 = VAR36 - (VAR19);
assign VAR31 = (VAR25 == {VAR11+1{1'b0}})? 1'b1 : 1'b0;
always@(posedge VAR26 or negedge VAR14)begin
if(!VAR14)begin
VAR7 <= {VAR11{1'b0}};
end
else if(VAR22)begin
VAR7 <= {VAR11{1'b0}};
end
else begin
if(VAR32 && !VAR10)begin
VAR5[VAR7[VAR11-1:0]] <= VAR18;
VAR7 <= VAR7 + {{VAR11-1{1'b0}}, 1'b1};
end
end
end
always@(posedge VAR3 or negedge VAR14)begin
if(!VAR14)begin
VAR19 <= {VAR11{1'b0}};
end
else if(VAR22)begin
VAR19 <= {VAR11{1'b0}};
end
else begin
if(VAR12 && !VAR31)begin
VAR19 <= VAR19 + {{VAR11-1{1'b0}}, 1'b1};
end
end
end
VAR8 #(VAR11+1) VAR21(
.VAR24(VAR26),
.VAR14(VAR14),
.VAR30(VAR23(VAR19)),
.VAR2(VAR15)
);
assign VAR27 = VAR34(VAR15);
VAR1 #(VAR11+1) VAR35(
.VAR24(VAR3),
.VAR14(VAR14),
.VAR30(VAR23(VAR7)),
.VAR2(VAR33)
);
assign VAR36 = VAR34(VAR33);
function [VAR11:0] VAR23;
input [VAR11:0] VAR4;
begin
VAR23 = VAR4 ^ (VAR4 >> 1'b1);
end
endfunction
function[VAR11:0] VAR34(input[VAR11:0] VAR28);
integer VAR29;
for(VAR29=VAR11; VAR29>=0; VAR29=VAR29-1)begin
if(VAR29==VAR11)begin
VAR34[VAR29] = VAR28[VAR29];
end
else begin
VAR34[VAR29] = VAR28[VAR29] ^ VAR34[VAR29+1];
end
end
endfunction
assign VAR20 = VAR10;
assign VAR9 = VAR31;
assign VAR6 = VAR5[VAR19[VAR11-1:0]];
endmodule
|
bsd-2-clause
|
bluespec/Flute
|
builds/AWSteria_Core_Flute_RV64_Linux/Verilog_RTL_PLATFORM_VCU118/mkFPR_RegFile.v
| 7,015 |
module MODULE1(VAR77,
VAR2,
VAR43,
VAR31,
VAR70,
VAR34,
VAR16,
VAR8,
VAR60,
VAR74,
VAR51,
VAR75,
VAR12,
VAR15,
VAR36,
VAR50,
VAR10);
input VAR77;
input VAR2;
input VAR43;
output VAR31;
input VAR70;
output VAR34;
input [4 : 0] VAR16;
output [63 : 0] VAR8;
input [4 : 0] VAR60;
output [63 : 0] VAR74;
input [4 : 0] VAR51;
output [63 : 0] VAR75;
input [4 : 0] VAR12;
output [63 : 0] VAR15;
input [4 : 0] VAR36;
input [63 : 0] VAR50;
input VAR10;
wire [63 : 0] VAR8, VAR74, VAR75, VAR15;
wire VAR31, VAR34;
reg [1 : 0] VAR5;
reg [1 : 0] VAR18;
wire VAR27;
wire VAR44,
VAR71,
VAR28,
VAR21,
VAR13;
wire [63 : 0] VAR14,
VAR39,
VAR32,
VAR64,
VAR38;
wire [4 : 0] VAR58,
VAR49,
VAR19,
VAR53,
VAR46,
VAR57;
wire VAR48;
wire VAR69,
VAR47,
VAR6,
VAR55,
VAR76,
VAR3,
VAR62,
VAR24,
VAR54,
VAR68;
assign VAR31 = VAR13 ;
assign VAR6 = VAR13 ;
assign VAR24 = VAR43 ;
assign VAR34 =
VAR5 == 2'd2 && VAR28 ;
assign VAR55 =
VAR5 == 2'd2 && VAR28 ;
assign VAR54 = VAR70 ;
assign VAR8 = VAR38 ;
assign VAR74 = VAR64 ;
assign VAR75 = VAR32 ;
assign VAR15 = VAR39 ;
assign VAR76 = 1'd1 ;
assign VAR68 = VAR10 ;
VAR63 #(.VAR42(1'd1)) VAR30(.VAR45(VAR2),
.VAR77(VAR77),
.VAR11(VAR21),
.VAR66(VAR71),
.VAR73(VAR44),
.VAR7(VAR13),
.VAR29(VAR28));
VAR4 #(.VAR56(32'd5),
.VAR52(32'd64),
.VAR35(5'h0),
.VAR23(5'd31)) VAR22(.VAR77(VAR77),
.VAR17(VAR58),
.VAR9(VAR49),
.VAR25(VAR19),
.VAR1(VAR53),
.VAR33(VAR46),
.VAR59(VAR57),
.VAR20(VAR14),
.VAR41(VAR48),
.VAR40(VAR39),
.VAR26(VAR32),
.VAR65(VAR64),
.VAR61(VAR38),
.VAR67());
assign VAR47 = VAR5 == 2'd0 ;
assign VAR62 = VAR5 == 2'd0 ;
assign VAR69 = VAR5 == 2'd1 ;
assign VAR3 = VAR5 == 2'd1 ;
always@(VAR43 or
VAR3 or VAR62)
case (1'b1)
VAR43: VAR18 = 2'd0;
VAR3: VAR18 = 2'd2;
VAR62: VAR18 = 2'd1;
default: VAR18 = 2'b10 ;
endcase
assign VAR27 =
VAR43 || VAR62 ||
VAR3 ;
assign VAR21 = VAR43 ;
assign VAR71 = VAR70 ;
assign VAR44 = 1'b0 ;
assign VAR58 = VAR12 ;
assign VAR49 = VAR51 ;
assign VAR19 = VAR60 ;
assign VAR53 = VAR16 ;
assign VAR46 = 5'h0 ;
assign VAR57 = VAR36 ;
assign VAR14 = VAR50 ;
assign VAR48 = VAR10 ;
always@(posedge VAR77)
begin
if (VAR2 == VAR72)
begin
VAR5 <= VAR37 2'd0;
end
else
begin
if (VAR27) VAR5 <= VAR37 VAR18;
end
end
begin
VAR5 = 2'h2;
end
|
apache-2.0
|
VCTLabs/DE1_SOC_Linux_FB
|
ip/TERASIC_AUDIO/AUDIO_ADC.v
| 3,851 |
module MODULE1(
clk,
reset,
read,
VAR27,
VAR14,
VAR12,
VAR21,
VAR22,
VAR15
);
parameter VAR19 = 32;
input clk;
input reset;
input read;
output [(VAR19-1):0] VAR27;
output VAR14;
input VAR12;
input VAR21;
input VAR22;
input VAR15;
reg [4:0] VAR17; reg VAR3;
reg VAR4;
reg [(VAR19-1):0] VAR7;
reg [(VAR19-1):0] VAR24;
reg VAR6;
wire VAR20;
reg VAR18;
wire VAR16;
assign VAR16 = ~VAR22;
always @ (posedge VAR21)
begin
if (reset || VAR12)
begin
VAR17 = VAR19;
VAR4 = VAR16;
VAR6 = 1'b0;
VAR3 = 0;
end
else
begin
if (VAR6)
VAR6 = 1'b0;
if (VAR4 ^ VAR16)
begin VAR4 = VAR16;
VAR3 = 1'b1;
VAR18 = 1'b1;
if (VAR4)
VAR17 = VAR19;
end
if (VAR3 && VAR18)
VAR18 = 1'b0;
end
else if (VAR3 && !VAR18)
begin
VAR17 = VAR17 - 1'b1;
VAR7[VAR17] = VAR15;
if ((VAR17 == 0) || (VAR17 == (VAR19/2)))
begin
if (VAR17 == 0 && !VAR20)
begin VAR24 = VAR7;
VAR6 = 1'b1; end
VAR3 = 0;
end
end
end
end
VAR9 VAR1(
.VAR10(VAR21),
.VAR2(VAR6),
.VAR13(VAR24),
.VAR23(VAR20),
.VAR11(VAR12), .VAR8(clk),
.VAR25(read),
.VAR26(VAR27),
.VAR5(VAR14)
);
endmodule
|
epl-1.0
|
jmahler/EECE344-Digital_System_Design
|
lab03/CPLD/main.v
| 1,867 |
module MODULE1(
input VAR22,
VAR36,
VAR34,
VAR4,
output VAR33,
output [16:0] VAR35,
inout [7:0] VAR16,
output VAR11,
VAR26,
VAR39,
VAR14,
VAR29,
VAR18,
VAR23,
VAR31,
output [7:0] VAR12,
VAR19,
input [7:0] VAR38);
wire [6:0] address;
wire [7:0] VAR5;
VAR9 VAR13(.VAR9(VAR4));
wire VAR15,
VAR25,
VAR32,
VAR17,
VAR7;
decoder VAR8(address, VAR15, VAR25, VAR32,
VAR17, VAR7);
VAR24 VAR30(VAR2, VAR6, VAR4, VAR25,
VAR5, VAR12);
VAR24 VAR1(VAR2, VAR6, VAR4, VAR15,
VAR5, VAR19);
VAR20 VAR21(VAR36, VAR34, VAR22, VAR33, address, VAR5, VAR2, VAR6);
VAR27 VAR3(VAR2, VAR32, VAR5, VAR38);
VAR37 VAR10(VAR2, VAR6, VAR17, address, VAR5,
VAR16, VAR35, VAR11, VAR26, VAR39,
VAR14);
VAR37 VAR28(VAR2, VAR6, VAR7, address, VAR5,
VAR16, VAR35, VAR29, VAR18, VAR23,
VAR31);
endmodule
|
gpl-3.0
|
EPiCS/soundgates
|
hardware/design/reference/cf_lib/edk/pcores/axi_hdmi_16b_es_v1_00_a/hdl/verilog/cf_h2v.v
| 15,195 |
module MODULE1 (
VAR25,
VAR51,
VAR17,
VAR101,
VAR66,
VAR72,
VAR3,
VAR15,
VAR30,
VAR42,
VAR26,
VAR110,
VAR62,
VAR44,
VAR82,
VAR77,
VAR96,
VAR45,
VAR81,
VAR71,
VAR16,
VAR27,
VAR80);
input VAR25;
input [15:0] VAR51;
input VAR17;
output VAR101;
input VAR66;
output VAR72;
output [ 7:0] VAR3;
output [63:0] VAR15;
output VAR30;
input VAR42;
input VAR26;
input VAR110;
input VAR62;
input VAR44;
input [ 4:0] VAR82;
input [31:0] VAR77;
output [31:0] VAR96;
output VAR45;
output [ 3:0] VAR81;
output [39:0] VAR71;
output [ 7:0] VAR16;
output [61:0] VAR27;
output [ 7:0] VAR80;
reg VAR18 = 'd0;
reg VAR14 = 'd0;
reg VAR70 = 'd0;
reg VAR103 = 'd0;
reg VAR69 = 'd0;
reg VAR4 = 'd0;
reg [15:0] VAR95 = 'd0;
reg [15:0] VAR100 = 'd0;
reg VAR12 = 'd0;
reg VAR89 = 'd0;
reg VAR83 = 'd0;
reg VAR29 = 'd0;
reg VAR56 = 'd0;
reg VAR8 = 'd0;
reg VAR97 = 'd0;
reg [ 3:0] VAR81 = 'd0;
reg [31:0] VAR96 = 'd0;
reg VAR35 = 'd0;
reg VAR34 = 'd0;
reg VAR45 = 'd0;
reg VAR74 = 'd0;
reg VAR50 = 'd0;
reg VAR19 = 'd0;
reg VAR104 = 'd0;
reg [15:0] VAR1 = 'd0;
reg VAR53 = 'd0;
reg VAR67 = 'd0;
reg VAR60 = 'd0;
reg VAR36 = 'd0;
reg [15:0] VAR24 = 'd0;
reg VAR43 = 'd0;
reg VAR76 = 'd0;
reg VAR85 = 'd0;
reg VAR38 = 'd0;
reg VAR86 = 'd0;
reg VAR109 = 'd0;
reg VAR90 = 'd0;
reg VAR98 = 'd0;
reg VAR68 = 'd0;
reg VAR49 = 'd0;
wire VAR40;
wire VAR87;
wire VAR112;
wire VAR2;
wire VAR39;
wire VAR48;
wire [15:0] VAR84;
wire VAR32;
wire VAR13;
wire [15:0] VAR91;
wire VAR65;
wire VAR33;
wire VAR20;
wire [ 8:0] VAR64;
wire VAR92;
wire [ 8:0] VAR105;
wire [48:0] VAR11;
wire VAR75;
wire [ 8:0] VAR61;
wire [ 8:0] VAR57;
wire VAR10;
wire VAR7;
wire VAR47;
assign VAR40 = VAR62 & ~VAR44;
assign VAR87 = VAR35 & ~VAR34;
reg [1:0] VAR5;
reg VAR31;
reg VAR55;
wire VAR28;
always @(posedge VAR110) begin
if (VAR26 == 0) begin
VAR55 <= 'b0;
VAR5 <= 'b0;
end else begin
VAR5[0] <= VAR28;
VAR5[1] <= VAR5[0];
if (VAR40 == 1'b1) begin
VAR31 <= 1'b1;
end else if (VAR31 == 1'b1 && VAR5[1] == VAR55) begin
VAR55 <= ~VAR55;
VAR31 <= 1'b0;
end
end
end
always @(negedge VAR26 or posedge VAR110) begin
if (VAR26 == 0) begin
VAR18 <= 'd0;
VAR14 <= 'd0;
VAR70 <= 'd0;
VAR103 <= 'd0;
VAR69 <= 'd0;
VAR4 <= 'd0;
VAR95 <= 'd0;
VAR100 <= 'd0;
VAR12 <= 'd0;
VAR89 <= 'd0;
VAR83 <= 'd0;
VAR29 <= 'd0;
VAR56 <= 'd0;
VAR8 <= 'd0;
VAR97 <= 'd0;
VAR81 <= 'd0;
end else begin
if ((VAR82 == 5'h1) && (VAR40 == 1'b1)) begin
VAR18 <= VAR77[5];
VAR14 <= VAR77[4];
VAR70 <= VAR77[3];
VAR103 <= VAR77[2];
VAR69 <= VAR77[1];
VAR4 <= VAR77[0];
end
if ((VAR82 == 5'h2) && (VAR40 == 1'b1)) begin
VAR95 <= VAR77[31:16];
VAR100 <= VAR77[15:0];
end
if (VAR104 == 1'b1) begin
VAR12 <= 1'b1;
end else if ((VAR82 == 5'h3) && (VAR40 == 1'b1)) begin
VAR12 <= VAR12 & ~VAR77[6];
end
if (VAR36 == 1'b1) begin
VAR89 <= 1'b1;
end else if ((VAR82 == 5'h3) && (VAR40 == 1'b1)) begin
VAR89 <= VAR89 & ~VAR77[5];
end
if (VAR38 == 1'b1) begin
VAR83 <= 1'b1;
end else if ((VAR82 == 5'h3) && (VAR40 == 1'b1)) begin
VAR83 <= VAR83 & ~VAR77[4];
end
if (VAR76 == 1'b1) begin
VAR29 <= 1'b1;
end else if ((VAR82 == 5'h3) && (VAR40 == 1'b1)) begin
VAR29 <= VAR29 & ~VAR77[3];
end
if (VAR109 == 1'b1) begin
VAR56 <= 1'b1;
end else if ((VAR82 == 5'h3) && (VAR40 == 1'b1)) begin
VAR56 <= VAR56 & ~VAR77[2];
end
if (VAR98 == 1'b1) begin
VAR8 <= 1'b1;
end else if ((VAR82 == 5'h3) && (VAR40 == 1'b1)) begin
VAR8 <= VAR8 & ~VAR77[1];
end
if (VAR49 == 1'b1) begin
VAR97 <= 1'b1;
end else if ((VAR82 == 5'h3) && (VAR40 == 1'b1)) begin
VAR97 <= VAR97 & ~VAR77[0];
end
VAR81 <= {VAR4, (VAR12 | VAR89 | VAR83),
(VAR29 | VAR97), (VAR56 | VAR8)};
end
end
always @(negedge VAR26 or posedge VAR110) begin
if (VAR26 == 0) begin
VAR96 <= 'd0;
VAR35 <= 'd0;
VAR34 <= 'd0;
VAR45 <= 'd0;
end else begin
case (VAR82)
5'h0: VAR96 <= 32'h00010061;
5'h1: VAR96 <= {26'd0, VAR18, VAR14, VAR70,
VAR103, VAR69, VAR4};
5'h2: VAR96 <= {VAR95, VAR100};
5'h3: VAR96 <= {25'd0, VAR12, VAR89,
VAR83, VAR29, VAR56,
VAR8, VAR97};
5'h4: VAR96 <= {VAR24, VAR1};
default: VAR96 <= 0;
endcase
VAR35 <= VAR62;
VAR34 <= VAR35;
VAR45 <= VAR87;
end
end
assign VAR112 = VAR19 ^ VAR50;
assign VAR2 = VAR60 ^ VAR67;
always @(negedge VAR26 or posedge VAR110) begin
if (VAR26 == 0) begin
VAR74 <= 'd0;
VAR50 <= 'd0;
VAR19 <= 'd0;
VAR104 <= 'd0;
VAR1 <= 'd0;
VAR53 <= 'd0;
VAR67 <= 'd0;
VAR60 <= 'd0;
VAR36 <= 'd0;
VAR24 <= 'd0;
VAR43 <= 'd0;
VAR76 <= 'd0;
VAR85 <= 'd0;
VAR38 <= 'd0;
VAR86 <= 'd0;
VAR109 <= 'd0;
VAR90 <= 'd0;
VAR98 <= 'd0;
VAR68 <= 'd0;
VAR49 <= 'd0;
end else begin
VAR74 <= VAR48;
VAR50 <= VAR74;
VAR19 <= VAR50;
if (VAR112 == 1'b1) begin
VAR104 <= VAR39;
VAR1 <= VAR84;
end
VAR53 <= VAR13;
VAR67 <= VAR53;
VAR60 <= VAR67;
if (VAR2 == 1'b1) begin
VAR36 <= VAR32;
VAR24 <= VAR91;
end
VAR43 <= VAR65;
VAR76 <= VAR43;
VAR85 <= VAR33;
VAR38 <= VAR85;
VAR86 <= VAR10;
VAR109 <= VAR86;
VAR90 <= VAR7;
VAR98 <= VAR90;
VAR68 <= VAR47;
VAR49 <= VAR68;
end
end
VAR59 VAR106 (
.VAR25 (VAR25),
.VAR51 (VAR51),
.VAR94 (VAR39),
.VAR52 (VAR48),
.VAR22 (VAR84),
.VAR102 (VAR32),
.VAR108 (VAR13),
.VAR88 (VAR91),
.VAR46 (VAR65),
.VAR6 (VAR33),
.VAR111 (VAR20),
.VAR93 (VAR64),
.VAR9 (VAR92),
.VAR21 (VAR105),
.VAR58 (VAR11),
.VAR23 (VAR75),
.VAR78 (VAR61),
.VAR41 (VAR57),
.VAR55 (VAR55),
.VAR28 (VAR28),
.VAR4 (VAR4),
.VAR18 (VAR18),
.VAR69 (VAR69),
.VAR100 (VAR100),
.VAR95 (VAR95),
.VAR103 (VAR103),
.VAR70 (VAR70),
.VAR63 (VAR27),
.VAR79 (VAR80));
VAR73 VAR99 (
.VAR25 (VAR25),
.VAR111 (VAR20),
.VAR93 (VAR64),
.VAR9 (VAR92),
.VAR21 (VAR105),
.VAR58 (VAR11),
.VAR23 (VAR75),
.VAR78 (VAR61),
.VAR41 (VAR57),
.VAR17 (VAR17),
.VAR101 (VAR101),
.VAR66 (VAR66),
.VAR72 (VAR72),
.VAR3 (VAR3),
.VAR15 (VAR15),
.VAR30 (VAR30),
.VAR42 (VAR42),
.VAR107 (VAR10),
.VAR37 (VAR7),
.VAR54 (VAR47),
.VAR14 (VAR14),
.VAR63 (VAR71),
.VAR79 (VAR16));
endmodule
***************************************************************************
|
mit
|
PiJoules/Zybo-Vision-Processing
|
hdmi_passthrough_720p.srcs/sources_1/bd/design_1/hdl/design_1.v
| 4,025 |
module MODULE1
(VAR21,
VAR18,
VAR47,
VAR3,
VAR1,
VAR49,
clk,
VAR35,
VAR45,
VAR60,
VAR67,
VAR20,
VAR82,
VAR41,
VAR50,
VAR65,
VAR74,
VAR40);
input VAR21;
output VAR18;
output VAR47;
input VAR3;
output VAR1;
output VAR49;
input clk;
input VAR35;
input VAR45;
input [2:0]VAR60;
input [2:0]VAR67;
output [0:0]VAR20;
output [0:0]VAR82;
output [4:0]VAR41;
output [5:0]VAR50;
output VAR65;
output [4:0]VAR74;
output VAR40;
wire VAR62;
wire VAR24;
wire VAR66;
wire [2:0]VAR58;
wire [2:0]VAR25;
wire VAR31;
wire VAR28;
wire VAR54;
wire VAR53;
wire VAR75;
wire VAR37;
wire VAR68;
wire VAR6;
wire VAR51;
wire VAR32;
wire [23:0]VAR55;
wire VAR27;
wire VAR13;
wire [4:0]VAR56;
wire [5:0]VAR73;
wire VAR12;
wire [4:0]VAR38;
wire VAR57;
wire [0:0]VAR33;
wire [0:0]VAR26;
assign VAR18 = VAR53;
assign VAR47 = VAR75;
assign VAR1 = VAR68;
assign VAR49 = VAR6;
assign VAR24 = VAR35;
assign VAR66 = VAR45;
assign VAR58 = VAR60[2:0];
assign VAR25 = VAR67[2:0];
assign VAR31 = clk;
assign VAR54 = VAR21;
assign VAR37 = VAR3;
assign VAR20[0] = VAR26;
assign VAR82[0] = VAR33;
assign VAR41[4:0] = VAR56;
assign VAR50[5:0] = VAR73;
assign VAR65 = VAR12;
assign VAR74[4:0] = VAR38;
assign VAR40 = VAR57;
VAR63 VAR52
(.dout(VAR33));
VAR52 VAR76
(.VAR7(VAR62));
VAR64 VAR8
(.dout(VAR26));
VAR14 VAR59
(.VAR23(VAR31),
.VAR17(VAR28),
.reset(VAR62));
VAR34 VAR29
(.VAR72(VAR54),
.VAR42(VAR53),
.VAR80(VAR75),
.VAR4(VAR37),
.VAR39(VAR68),
.VAR70(VAR6),
.VAR22(VAR51),
.VAR19(VAR28),
.VAR48(VAR24),
.VAR44(VAR66),
.VAR36(VAR58),
.VAR10(VAR25),
.VAR61(VAR62),
.VAR5(VAR62),
.VAR69(VAR55),
.VAR46(VAR27),
.VAR83(VAR32),
.VAR78(VAR13));
VAR81 VAR2
(.VAR22(VAR51),
.VAR30(VAR55),
.VAR11(VAR27),
.VAR77(VAR32),
.VAR79(VAR13),
.VAR9(VAR56),
.VAR16(VAR73),
.VAR43(VAR12),
.VAR71(VAR38),
.VAR15(VAR57));
endmodule
|
unlicense
|
scalable-networks/ext
|
uhd/fpga/usrp2/timing/time_compare.v
| 1,063 |
module MODULE1
(input [63:0] VAR2,
input [63:0] VAR3,
output VAR5,
output VAR6,
output VAR1,
output VAR4);
assign VAR5 = VAR2 == VAR3;
assign VAR1 = VAR2 > VAR3;
assign VAR6 = ~VAR5 & ~VAR1;
assign VAR4 = 0;
endmodule
|
gpl-2.0
|
sergev/vak-opensource
|
hardware/basys3/abacus/BIN_DEC1.v
| 1,090 |
module MODULE1(
input [15:0] VAR2,
output reg [19:0] VAR4
);
reg [35:0] VAR1;
integer VAR3;
always @(*)
begin
for(VAR3 = 0; VAR3 <= 35; VAR3 = VAR3+1)
VAR1[VAR3] = 0;
VAR1[18:3] = VAR2;
repeat(13)
begin
if(VAR1[19:16] > 4)
VAR1[19:16] = VAR1[19:16] + 3;
if(VAR1[23:20] > 4)
VAR1[23:20] = VAR1[23:20] + 3;
if(VAR1[27:24] > 4)
VAR1[27:24] = VAR1[27:24] + 3;
if(VAR1[31:28] > 4)
VAR1[31:28] = VAR1[31:28] + 3;
if(VAR1[35:32] > 4)
VAR1[35:32] = VAR1[35:32] + 3;
VAR1[35:1] = VAR1[34:0];
end
VAR4 = VAR1[35:16]; end
endmodule
|
apache-2.0
|
ridecore/ridecore
|
src/fpga/oldest_finder.v
| 3,108 |
module MODULE2 #(
parameter VAR4 = 1,
parameter VAR11 = 8
)
(
input wire [2*VAR4-1:0] VAR2,
input wire [2*VAR11-1:0] VAR15,
output wire [VAR4-1:0] VAR1,
output wire [VAR11-1:0] VAR14
);
wire [VAR4-1:0] VAR6 = VAR2[0+:VAR4];
wire [VAR4-1:0] VAR10 = VAR2[VAR4+:VAR4];
wire [VAR11-1:0] VAR17 = VAR15[0+:VAR11];
wire [VAR11-1:0] VAR12 = VAR15[VAR11+:VAR11];
assign VAR1 = (VAR17 < VAR12) ? VAR6 : VAR10;
assign VAR14 = (VAR17 < VAR12) ? VAR17 : VAR12;
endmodule
module MODULE1 #(
parameter VAR4 = 2,
parameter VAR11 = 8
)
(
input wire [4*VAR4-1:0] VAR2,
input wire [4*VAR11-1:0] VAR15,
output wire [VAR4-1:0] VAR1,
output wire [VAR11-1:0] VAR14
);
wire [VAR4-1:0] VAR16;
wire [VAR4-1:0] VAR5;
wire [VAR11-1:0] VAR18;
wire [VAR11-1:0] VAR8;
MODULE2 #(VAR4, VAR11) VAR7
(
.VAR2({VAR2[VAR4+:VAR4], VAR2[0+:VAR4]}),
.VAR15({VAR15[VAR11+:VAR11], VAR15[0+:VAR11]}),
.VAR1(VAR16),
.VAR14(VAR18)
);
MODULE2 #(VAR4, VAR11) VAR9
(
.VAR2({VAR2[3*VAR4+:VAR4], VAR2[2*VAR4+:VAR4]}),
.VAR15({VAR15[3*VAR11+:VAR11], VAR15[2*VAR11+:VAR11]}),
.VAR1(VAR5),
.VAR14(VAR8)
);
MODULE2 #(VAR4, VAR11) VAR13
(
.VAR2({VAR5, VAR16}),
.VAR15({VAR8, VAR18}),
.VAR1(VAR1),
.VAR14(VAR14)
);
endmodule
module MODULE3 #(
parameter VAR4 = 3,
parameter VAR11 = 8
)
(
input wire [8*VAR4-1:0] VAR2,
input wire [8*VAR11-1:0] VAR15,
output wire [VAR4-1:0] VAR1,
output wire [VAR11-1:0] VAR14
);
wire [VAR4-1:0] VAR16;
wire [VAR4-1:0] VAR5;
wire [VAR11-1:0] VAR18;
wire [VAR11-1:0] VAR8;
MODULE1 #(VAR4, VAR11) VAR19
(
.VAR2({VAR2[3*VAR4+:VAR4], VAR2[2*VAR4+:VAR4],
VAR2[VAR4+:VAR4], VAR2[0+:VAR4]}),
.VAR15({VAR15[3*VAR11+:VAR11], VAR15[2*VAR11+:VAR11],
VAR15[VAR11+:VAR11], VAR15[0+:VAR11]}),
.VAR1(VAR16),
.VAR14(VAR18)
);
MODULE1 #(VAR4, VAR11) VAR3
(
.VAR2({VAR2[7*VAR4+:VAR4], VAR2[6*VAR4+:VAR4],
VAR2[5*VAR4+:VAR4], VAR2[4*VAR4+:VAR4]}),
.VAR15({VAR15[7*VAR11+:VAR11], VAR15[6*VAR11+:VAR11],
VAR15[5*VAR11+:VAR11], VAR15[4*VAR11+:VAR11]}),
.VAR1(VAR5),
.VAR14(VAR8)
);
MODULE2 #(VAR4, VAR11) VAR13
(
.VAR2({VAR5, VAR16}),
.VAR15({VAR8, VAR18}),
.VAR1(VAR1),
.VAR14(VAR14)
);
endmodule
|
bsd-3-clause
|
TUM-LIS/faultify
|
analysis/power/fpu100_div/pDFlipFlops_switchOff.v
| 23,157 |
module MODULE27 (VAR2,VAR34,VAR18,VAR39);
parameter VAR20=1'b0;
output VAR2;
input VAR34;
input VAR18;
input VAR39;
wire VAR38;
VAR36 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE40 (VAR2,VAR34,VAR18,VAR39);
parameter VAR20 = 1'b0;
output VAR2;
input VAR34;
input VAR18;
input VAR39;
wire VAR30;
VAR36 #(.VAR20(VAR20)) VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE49 (VAR2,VAR34,VAR18,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
wire VAR38;
VAR12 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE11 (VAR2,VAR34,VAR18,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
wire VAR30;
VAR12 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE23 (VAR2,VAR34,VAR18,VAR11,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR11;
wire VAR38;
VAR22 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR11(VAR11));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE28 (VAR2,VAR34,VAR18,VAR11,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR11;
wire VAR30;
VAR22 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR11(VAR11));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE34 (VAR2,VAR34,VAR18,VAR11,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR11;
wire VAR38;
VAR24 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR11(VAR11));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE20 (VAR2,VAR34,VAR18,VAR11,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR11;
wire VAR30;
VAR24 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR11(VAR11));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE44 (VAR2,VAR34,VAR18,VAR11,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR11;
input VAR29;
wire VAR38;
VAR8 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR11(VAR11),.VAR29(VAR29));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE48 (VAR2,VAR34,VAR18,VAR11,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR11;
input VAR29;
wire VAR30;
VAR8 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR11(VAR11),.VAR29(VAR29));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE1 (VAR2,VAR34,VAR18,VAR11,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR11;
input VAR29;
wire VAR38;
VAR27 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR11(VAR11),.VAR29(VAR29));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE4 (VAR2,VAR34,VAR18,VAR11,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR11;
input VAR29;
wire VAR30;
VAR27 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR11(VAR11),.VAR29(VAR29));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE42 (VAR2,VAR34,VAR18,VAR11,VAR23,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR11;
input VAR23;
wire VAR38;
VAR10 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR11(VAR11),.VAR23(VAR23));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE21 (VAR2,VAR34,VAR18,VAR11,VAR23,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR11;
input VAR23;
wire VAR30;
VAR10 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR11(VAR11),.VAR23(VAR23));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE50 (VAR2,VAR34,VAR18,VAR11,VAR23,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR11;
input VAR23;
wire VAR38;
VAR37 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR11(VAR11),.VAR23(VAR23));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE2 (VAR2,VAR34,VAR18,VAR11,VAR23,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR11;
input VAR23;
wire VAR30;
VAR37 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR11(VAR11),.VAR23(VAR23));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE31 (VAR2,VAR34,VAR18,VAR11,VAR23,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR11;
input VAR23;
input VAR29;
wire VAR38;
VAR1 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR11(VAR11),.VAR23(VAR23),.VAR29(VAR29));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE53 (VAR2,VAR34,VAR18,VAR11,VAR23,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR11;
input VAR23;
input VAR29;
wire VAR30;
VAR1 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR11(VAR11),.VAR23(VAR23),.VAR29(VAR29));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE12 (VAR2,VAR34,VAR18,VAR11,VAR23,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR11;
input VAR23;
input VAR29;
wire VAR38;
VAR16 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR11(VAR11),.VAR23(VAR23),.VAR29(VAR29));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE36 (VAR2,VAR34,VAR18,VAR11,VAR23,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR11;
input VAR23;
input VAR29;
wire VAR30;
VAR16 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR11(VAR11),.VAR23(VAR23),.VAR29(VAR29));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE16 (VAR2,VAR34,VAR18,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR29;
wire VAR38;
VAR15 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR29(VAR29));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE24 (VAR2,VAR34,VAR18,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR29;
wire VAR30;
VAR15 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR29(VAR29));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE6 (VAR2,VAR34,VAR18,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR29;
wire VAR38;
VAR33 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR29(VAR29));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE33 (VAR2,VAR34,VAR18,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR29;
wire VAR30;
VAR33 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR29(VAR29));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE47 (VAR2,VAR34,VAR18,VAR23,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR23;
wire VAR38;
VAR35 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR23(VAR23));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE15 (VAR2,VAR34,VAR18,VAR23,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR23;
wire VAR30;
VAR35 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR23(VAR23));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE13 (VAR2,VAR34,VAR18,VAR23,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR23;
wire VAR38;
VAR13 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR23(VAR23));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE51 (VAR2,VAR34,VAR18,VAR23,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR23;
wire VAR30;
VAR13 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR23(VAR23));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE14 (VAR2,VAR34,VAR18,VAR23,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR23;
input VAR29;
wire VAR38;
VAR26 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR23(VAR23),.VAR29(VAR29));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE18 (VAR2,VAR34,VAR18,VAR23,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR23;
input VAR29;
wire VAR30;
VAR26 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR23(VAR23),.VAR29(VAR29));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE25 (VAR2,VAR34,VAR18,VAR23,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR23;
input VAR29;
wire VAR38;
VAR9 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR23(VAR23),.VAR29(VAR29));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE19 (VAR2,VAR34,VAR18,VAR23,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR23;
input VAR29;
wire VAR30;
VAR9 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR23(VAR23),.VAR29(VAR29));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE3 (VAR2,VAR34,VAR18,VAR3,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR3;
wire VAR38;
VAR31 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR3(VAR3));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE52 (VAR2,VAR34,VAR18,VAR3,VAR39);
parameter VAR20=1'b0;
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR3;
wire VAR30;
VAR31 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR3(VAR3));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE37 (VAR2,VAR34,VAR18,VAR3,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR3;
wire VAR38;
VAR32 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR3(VAR3));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE55 (VAR2,VAR34,VAR18,VAR3,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR3;
wire VAR30;
VAR32 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR3(VAR3));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE5 (VAR2,VAR34,VAR18,VAR3,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR3;
input VAR29;
wire VAR38;
VAR4 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR3(VAR3),.VAR29(VAR29));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE17 (VAR2,VAR34,VAR18,VAR3,VAR29,VAR39);
parameter VAR20=1'b0;
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR3;
input VAR29;
wire VAR30;
VAR4 #(.VAR20(VAR20)) VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR3(VAR3),.VAR29(VAR29));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE41 (VAR2,VAR34,VAR18,VAR3,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR3;
input VAR29;
wire VAR38;
VAR14 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR3(VAR3),.VAR29(VAR29));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE39 (VAR2,VAR34,VAR18,VAR3,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR3;
input VAR29;
wire VAR30;
VAR14 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR3(VAR3),.VAR29(VAR29));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE29 (VAR2,VAR34,VAR18,VAR3,VAR19,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR3;
input VAR19;
wire VAR38;
VAR41 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR3(VAR3),.VAR19(VAR19));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE26 (VAR2,VAR34,VAR18,VAR3,VAR19,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR3;
input VAR19;
wire VAR30;
VAR41 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR3(VAR3),.VAR19(VAR19));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE35 (VAR2,VAR34,VAR18,VAR3,VAR19,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR3;
input VAR19;
wire VAR38;
VAR40 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR3(VAR3),.VAR19(VAR19));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE46 (VAR2,VAR34,VAR18,VAR3,VAR19,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR3;
input VAR19;
wire VAR30;
VAR40 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR3(VAR3),.VAR19(VAR19));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE43 (VAR2,VAR34,VAR18,VAR3,VAR19,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR3;
input VAR19;
input VAR29;
wire VAR38;
VAR6 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR3(VAR3),.VAR19(VAR19),.VAR29(VAR29));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE8 (VAR2,VAR34,VAR18,VAR3,VAR19,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR3;
input VAR19;
input VAR29;
wire VAR30;
VAR6 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR3(VAR3),.VAR19(VAR19),.VAR29(VAR29));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE32 (VAR2,VAR34,VAR18,VAR3,VAR19,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR3;
input VAR19;
input VAR29;
wire VAR38;
VAR5 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR3(VAR3),.VAR19(VAR19),.VAR29(VAR29));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE9 (VAR2,VAR34,VAR18,VAR3,VAR19,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR3;
input VAR19;
input VAR29;
wire VAR30;
VAR5 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR3(VAR3),.VAR19(VAR19),.VAR29(VAR29));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE38 (VAR2,VAR34,VAR18,VAR19,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR19;
wire VAR38;
VAR28 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR19(VAR19));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE7 (VAR2,VAR34,VAR18,VAR19,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR19;
wire VAR30;
VAR28 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR19(VAR19));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE45 (VAR2,VAR34,VAR18,VAR19,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR19;
wire VAR38;
VAR17 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR19(VAR19));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE54 (VAR2,VAR34,VAR18,VAR19,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR19;
wire VAR30;
VAR17 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR19(VAR19));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE22 (VAR2,VAR34,VAR18,VAR19,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR19;
input VAR29;
wire VAR38;
VAR25 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR19(VAR19),.VAR29(VAR29));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE56 (VAR2,VAR34,VAR18,VAR19,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR19;
input VAR29;
wire VAR30;
VAR25 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR19(VAR19),.VAR29(VAR29));
and (VAR2,VAR30,VAR39);
endmodule
module MODULE30 (VAR2,VAR34,VAR18,VAR19,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR19;
input VAR29;
wire VAR38;
VAR7 VAR21 (.VAR2(VAR2),.VAR34(VAR38),.VAR18(VAR18),.VAR19(VAR19),.VAR29(VAR29));
and (VAR38,VAR34,VAR39);
endmodule
module MODULE10 (VAR2,VAR34,VAR18,VAR19,VAR29,VAR39);
output VAR2;
input VAR34;
input VAR18;
input VAR39;
input VAR19;
input VAR29;
wire VAR30;
VAR7 VAR21 (.VAR2(VAR30),.VAR34(VAR34),.VAR18(VAR18),.VAR19(VAR19),.VAR29(VAR29));
and (VAR2,VAR30,VAR39);
endmodule
|
gpl-2.0
|
zhangly/azpr_cpu
|
rtl/io/uart/rtl/uart_ctrl.v
| 3,786 |
module MODULE1 (
input wire clk, input wire reset,
input wire VAR32, input wire VAR25, input wire VAR19, input wire [VAR11] addr, input wire [VAR20] VAR23, output reg [VAR20] VAR3, output reg VAR18,
output reg VAR21, output reg VAR26,
input wire VAR15, input wire VAR13, input wire [VAR29] VAR6, input wire VAR31, input wire VAR8, output reg VAR14, output reg [VAR29] VAR17 );
reg [VAR29] VAR22;
always @(posedge clk or VAR7 reset) begin
if (reset == VAR33) begin
VAR3 <= VAR4'h0;
VAR18 <= VAR9;
VAR21 <= VAR9;
VAR26 <= VAR9;
VAR22 <= VAR28'h0;
VAR14 <= VAR9;
VAR17 <= VAR28'h0;
end else begin
if ((VAR32 == VAR5) && (VAR25 == VAR5)) begin
VAR18 <= VAR5;
end else begin
VAR18 <= VAR9;
end
if ((VAR32 == VAR5) && (VAR25 == VAR5) && (VAR19 == VAR1)) begin
case (addr)
VAR31, VAR15, VAR26, VAR21};
end
end
endcase
end else begin
VAR3 <= VAR4'h0;
end
if (VAR8 == VAR5) begin
VAR26<= VAR5;
end else if ((VAR32 == VAR5) && (VAR25 == VAR5) &&
(VAR19 == VAR24) && (addr == VAR30)) begin
VAR26<= VAR23[VAR10];
end
if (VAR13 == VAR5) begin
VAR21<= VAR5;
end else if ((VAR32 == VAR5) && (VAR25 == VAR5) &&
(VAR19 == VAR24) && (addr == VAR30)) begin
VAR21<= VAR23[VAR27];
end
if ((VAR32 == VAR5) && (VAR25 == VAR5) &&
(VAR19 == VAR24) && (addr == VAR12)) begin VAR14 <= VAR5;
VAR17 <= VAR23[VAR16:VAR2];
end else begin
VAR14 <= VAR9;
VAR17 <= VAR28'h0;
end
if (VAR13 == VAR5) begin
VAR22 <= VAR6;
end
end
end
endmodule
|
mit
|
timtian090/Playground
|
UVM/UVMPlayground/Lab1/Lab1-Project/Lab1_Frustration_Module.v
| 4,935 |
module MODULE1
(
output reg [9:0] VAR12,
output [6:0] VAR20, output [6:0] VAR6, output [6:0] VAR3, output [6:0] VAR15, output [6:0] VAR8, output [6:0] VAR18,
input [3:0] VAR2,
input VAR7
);
reg [3:0] VAR14;
wire [3:0] VAR1;
wire [3:0] VAR9;
wire [3:0] VAR19;
wire [3:0] VAR10;
assign VAR1 = VAR2[0] ? 4'h1 : 4'h0; assign VAR9 = VAR2[1] ? 4'h2 : 4'h0; assign VAR19 = VAR2[2] ? 4'h3 : 4'h0; assign VAR10 = VAR2[3] ? 4'h4 : 4'h0;
always @(posedge VAR7)
begin
VAR14 = VAR10 + VAR19 + VAR9 + VAR1;
end
always @(posedge VAR7)
begin
case (VAR14)
4'h0 : VAR12 <= 10'b0000000000;
4'h1 : VAR12 <= 10'b0000000001;
4'h2 : VAR12 <= 10'b0000000011;
4'h3 : VAR12 <= 10'b0000000111;
4'h4 : VAR12 <= 10'b0000001111;
4'h5 : VAR12 <= 10'b0000011111;
4'h6 : VAR12 <= 10'b0000111111;
4'h7 : VAR12 <= 10'b0001111111;
4'h8 : VAR12 <= 10'b0011111111;
4'h9 : VAR12 <= 10'b0111111111;
4'hA : VAR12 <= 10'b1111111111;
default : VAR12 <= 10'b0000000000;
endcase
end
reg [6:0] VAR4;
reg [6:0] VAR11;
reg [6:0] VAR17;
reg [6:0] VAR5;
reg [6:0] VAR13;
reg [6:0] VAR16;
assign VAR20 = ~VAR4;
assign VAR6 = ~VAR11;
assign VAR3 = ~VAR17;
assign VAR15 = ~VAR5;
assign VAR8 = ~VAR13;
assign VAR18 = ~VAR16;
always @(posedge VAR7)
begin
case (VAR14)
4'h0 : VAR4 <= 7'h3F; 4'h1 : VAR4 <= 7'h06; 4'h2 : VAR4 <= 7'h5B; 4'h3 : VAR4 <= 7'h4F; 4'h4 : VAR4 <= 7'h66; 4'h5 : VAR4 <= 7'h6D; 4'h6 : VAR4 <= 7'h7D; 4'h7 : VAR4 <= 7'h27; 4'h8 : VAR4 <= 7'h7F; 4'h9 : VAR4 <= 7'h6F; 4'hA : VAR4 <= 7'h3F; default : VAR4 <= 7'h00; endcase
end
always @(posedge VAR7)
begin
case (VAR14)
4'hA : VAR11 <= 7'h06; default : VAR11 <= 7'h00; endcase
end
always @(posedge VAR7)
begin
case (VAR14)
4'hA : VAR17 <= 7'h79; default : VAR17 <= 7'h00; endcase
end
always @(posedge VAR7)
begin
case (VAR14)
4'h9,
4'hA : VAR5 <= 7'h6D; default : VAR5 <= 7'h00; endcase
end
always @(posedge VAR7)
begin
case (VAR14)
4'h7,
4'h8,
4'h9,
4'hA : VAR13 <= 7'h77; default : VAR13 <= 7'h00; endcase
end
always @(posedge VAR7)
begin
case (VAR14)
4'h4,
4'h5,
4'h6,
4'h7,
4'h8,
4'h9,
4'hA : VAR16 <= 7'h39; default : VAR16 <= 7'h00; endcase
end
endmodule
|
mit
|
rkrajnc/minimig-mist
|
rtl/minimig/agnus.v
| 16,170 |
module MODULE1
(
input clk, input VAR122, input VAR74, input reset, input VAR35, input rd, input VAR78, input VAR123, input [15:0] VAR38, output [15:0] VAR91, input [8:1] VAR53, output reg [20:1] VAR47, output [8:1] VAR90, output reg VAR79, output reg VAR115, output reg VAR32, output VAR111, output VAR112, output VAR107, output VAR41, output VAR83, output VAR77, output VAR92, output VAR52, output VAR65, output [8:0] VAR34, output VAR75,
output VAR64,
output VAR30, input [3:0] VAR84, input [3:0] VAR70, input VAR8, input VAR51, input VAR106, input VAR104, input VAR26, input VAR85, input VAR102, input VAR86, input VAR15 );
localparam VAR1 = 9'h096;
localparam VAR87 = 9'h002;
localparam VAR97 = 9'h08e;
localparam VAR5 = 9'h090;
localparam VAR114 = 9'h1E4;
reg [15:0] VAR40;
wire [8:0] VAR29; wire [10:0] VAR66;
wire VAR31; wire VAR109;
wire VAR3; wire VAR57; wire VAR50; wire VAR39; wire VAR88; wire VAR20; wire VAR58;
wire VAR33; wire VAR61; wire VAR110; wire VAR14; reg VAR76; wire VAR23; wire VAR37;
wire VAR116; wire VAR60; reg VAR95; wire VAR105; wire VAR13; wire VAR43; reg VAR124; wire VAR49; wire [15:0] VAR24; wire [20:1] VAR119; wire [8:1] VAR48; wire VAR19; wire [20:1] VAR4; wire [8:1] VAR63; wire [20:1] VAR73; wire [8:1] VAR45; wire [20:1] VAR113; wire [8:1] VAR100; wire [20:1] VAR10; wire [8:1] VAR42; wire [20:1] VAR108; wire [8:1] VAR9; wire [15:0] VAR6; wire VAR94; wire [8:1] VAR69; reg [8:1] VAR68;
reg [1:0] VAR2;
parameter VAR44 = 3;
assign VAR90 = VAR68;
assign VAR91 = VAR24 | VAR40 | VAR6;
assign VAR69 = (VAR35&(rd|VAR78|VAR123)) ? VAR53 : 8'hFF;
assign VAR23 = VAR14 & VAR58;
assign VAR105 = VAR60 & VAR88;
assign VAR49 = VAR43 & VAR20;
always @
if (VAR68[8:1]==VAR87[8:1])
VAR40[15:0] <= {1'b0, VAR3, VAR57, VAR101[12:0]};
else
VAR40 <= 0;
always @(posedge clk)
if (VAR122) begin
if (reset)
VAR101 <= 0;
end
else if (VAR68[8:1]==VAR1[8:1])
begin
if (VAR38[15])
VAR101[12:0] <= VAR101[12:0] | VAR38[12:0];
end
else
VAR101[12:0] <= VAR101[12:0] & ~VAR38[12:0];
end
end
assign VAR50 = VAR101[10];
assign VAR39 = VAR101[8] & VAR101[9];
assign VAR88 = VAR101[7] & VAR101[9];
assign VAR20 = VAR101[6] & VAR101[9];
assign VAR58 = VAR101[5] & VAR101[9];
assign VAR116 = ~VAR37;
assign VAR13 = ~(VAR33 | VAR61 | VAR110 | VAR23 | VAR37 | VAR105) && VAR2!=VAR44 ? 1'b1 : 1'b0;
VAR17 VAR59
(
.VAR29(VAR29),
.VAR103(VAR33)
);
VAR99 VAR36
(
.clk(clk),
.VAR122(VAR122),
.VAR103(VAR61),
.VAR56(VAR8),
.VAR28(VAR51),
.VAR11(VAR86),
.VAR15(VAR15),
.VAR29(VAR29),
.wr(VAR19),
.VAR117(VAR68),
.VAR90(VAR48),
.VAR38(VAR38),
.VAR47(VAR119)
);
VAR121 VAR55
(
.clk(clk),
.VAR122(VAR122),
.VAR103(VAR110),
.VAR84(VAR84),
.VAR70(VAR70),
.VAR29(VAR29),
.VAR117(VAR68),
.VAR90(VAR63),
.VAR38(VAR38),
.VAR47(VAR4)
);
VAR67 VAR98
(
.clk(clk),
.VAR122(VAR122),
.reset(reset),
.VAR75(VAR75),
.VAR102(VAR102),
.VAR85(VAR85),
.VAR26(VAR26),
.VAR77(VAR77),
.VAR46(VAR39),
.VAR66(VAR66),
.VAR29(VAR29),
.VAR103(VAR37),
.VAR117(VAR68),
.VAR90(VAR45),
.VAR38(VAR38),
.VAR47(VAR73)
);
VAR93 VAR54
(
.clk(clk),
.VAR122(VAR122),
.reset(reset),
.VAR102(VAR102),
.VAR85(VAR85),
.VAR71(VAR14),
.VAR120(VAR76),
.VAR29(VAR29),
.VAR66(VAR66),
.VAR31(VAR31),
.VAR109(VAR109),
.VAR117(VAR68),
.VAR90(VAR100),
.VAR38(VAR38),
.VAR47(VAR113)
);
VAR89 VAR118
(
.clk(clk),
.VAR122(VAR122),
.reset(reset),
.VAR85(VAR85),
.VAR71(VAR60),
.VAR120(VAR95),
.VAR96(VAR116),
.VAR77(VAR77),
.VAR3(VAR3),
.VAR66(VAR66[7:0]),
.VAR29(VAR29),
.VAR38(VAR38),
.VAR117(VAR68),
.VAR90(VAR42),
.VAR47(VAR10)
);
always @(posedge clk)
if (VAR122) begin
if (!VAR74 || VAR15)
if (!VAR106 || VAR50)
VAR2 <= 2'b00;
end
else if (VAR2[1:0] != VAR44)
VAR2 <= VAR2 + 2'b01;
end
VAR81 VAR82
(
.clk(clk),
.VAR122(VAR122),
.reset(reset),
.VAR85(VAR85),
.VAR80(VAR74 | VAR15),
.VAR96(VAR20 & VAR13),
.VAR71(VAR43),
.VAR120(VAR124),
.VAR72(VAR94),
.VAR16(VAR57),
.VAR12(VAR3),
.VAR30(VAR30),
.VAR38(VAR38),
.VAR91(VAR6),
.VAR117(VAR68),
.VAR47(VAR108),
.VAR90(VAR9)
);
VAR7 VAR62
(
.clk(clk),
.VAR122(VAR122),
.reset(reset),
.VAR74(VAR74),
.VAR104(VAR104),
.VAR102(VAR102),
.VAR85(VAR85),
.VAR26(VAR26),
.VAR117(VAR68),
.VAR38(VAR38),
.VAR91(VAR24),
.VAR29(VAR29),
.VAR66(VAR66),
.VAR111(VAR111),
.VAR112(VAR112),
.VAR107(VAR107),
.VAR41(VAR41),
.VAR31(VAR31),
.VAR109(VAR109),
.VAR22(VAR83),
.VAR27(VAR77),
.VAR92(VAR92),
.VAR18(VAR34),
.VAR21(VAR75),
.VAR25(VAR64)
);
assign VAR52 = VAR29==(6*2-1) && (VAR66 > 8 || VAR85) ? 1'b1 : 1'b0;
assign VAR65 = VAR29==(6*2+1) ? 1'b1 : 1'b0;
endmodule
|
gpl-3.0
|
AnAtomInTheUniverse/578_project_col_panic
|
final_verilog/src/clib/c_dff.v
| 2,469 |
module MODULE1
(clk, reset, VAR2, VAR7, VAR1);
parameter VAR8 = 32;
parameter VAR4 = 0;
parameter VAR6 = VAR3;
parameter [VAR4:(VAR4+VAR8)-1] VAR5 = {VAR8{1'b0}};
input clk;
input reset;
input VAR2;
input [VAR4:(VAR4+VAR8)-1] VAR7;
output [VAR4:(VAR4+VAR8)-1] VAR1;
reg [VAR4:(VAR4+VAR8)-1] VAR1;
generate
case(VAR6)
always @(posedge clk, posedge reset)
if(reset)
VAR1 <= VAR5;
else if(VAR2)
VAR1 <= VAR7;
always @(posedge clk)
if(reset)
VAR1 <= VAR5;
else if(VAR2)
VAR1 <= VAR7;
endcase
endgenerate
endmodule
|
gpl-2.0
|
mzakharo/usb-de2-fpga
|
support/DE2_NIOS_DEVICE_LED/HW/SEG7_Display.v
| 1,394 |
module MODULE1 (
input wire VAR5, input wire VAR11, input wire [31:0] VAR7, output wire [6:0] VAR8, output wire [6:0] VAR3, output wire [6:0] VAR6, output wire [6:0] VAR10, output wire [6:0] VAR1, output wire [6:0] VAR13, output wire [6:0] VAR12, output wire [6:0] VAR9, input wire VAR2 );
VAR4 VAR14 (
.VAR5 (VAR5), .VAR11 (VAR11), .VAR7 (VAR7), .VAR8 (VAR8), .VAR3 (VAR3), .VAR6 (VAR6), .VAR10 (VAR10), .VAR1 (VAR1), .VAR13 (VAR13), .VAR12 (VAR12), .VAR9 (VAR9), .VAR2 (VAR2) );
endmodule
|
gpl-3.0
|
monotone-RK/FACE
|
IEICE-Trans/data_compression/4-way_2-tree/src/riffa/riffa.v
| 39,381 |
module MODULE1
parameter VAR303 = 12,
parameter VAR207 = 512, parameter VAR274 = 5, parameter VAR136 = "VAR326",
parameter VAR306 = "VAR227", parameter VAR62 = 0, parameter VAR22 = 10)
(input VAR235,
input VAR245,
output VAR195,
input VAR165,
input VAR203,
input [VAR283-1:0] VAR241,
input VAR49,
input [(VAR283/32)-1:0] VAR38,
input VAR139,
input [VAR172(VAR283/32)-1:0] VAR288,
input VAR224,
input [VAR172(VAR283/32)-1:0] VAR319,
input [VAR220-1:0] VAR12,
input [VAR94-1:0] VAR257,
input [VAR281-1:0] VAR57,
input [VAR93-1:0] VAR299,
input [VAR66-1:0] VAR182,
input [VAR285-1:0] VAR41,
input [VAR210-1:0] VAR33,
input [VAR23-1:0] VAR222,
input VAR56,
input [VAR283-1:0] VAR360,
input VAR130,
input [(VAR283/32)-1:0] VAR314,
input VAR124,
input [VAR172(VAR283/32)-1:0] VAR141,
input VAR179,
input [VAR172(VAR283/32)-1:0] VAR216,
input [VAR94-1:0] VAR83,
input [VAR220-1:0] VAR110,
input [VAR134-1:0] VAR5,
input [VAR145-1:0] VAR28,
input [VAR281-1:0] VAR95,
input [VAR66-1:0] VAR357,
input [VAR322-1:0] VAR133,
input [VAR273-1:0] VAR275,
input [VAR225-1:0] VAR125,
input [VAR285-1:0] VAR151,
input VAR58,
output [VAR283-1:0] VAR327,
output VAR51,
output VAR2,
output [VAR172(VAR283/32)-1:0] VAR138,
output VAR67,
output [VAR172(VAR283/32)-1:0] VAR37,
input VAR284,
output VAR293,
output [VAR94-1:0] VAR333,
output [VAR220-1:0] VAR169,
output [VAR93-1:0] VAR88,
output [VAR66-1:0] VAR232,
output [VAR285-1:0] VAR316,
output [VAR210-1:0] VAR112,
output [VAR281-1:0] VAR91,
output [VAR225-1:0] VAR63,
output [VAR134-1:0] VAR102,
output [VAR145-1:0] VAR84,
output VAR354,
input VAR331,
input VAR218,
output VAR253,
output [VAR283-1:0] VAR158,
output VAR193,
output [VAR172(VAR283/32)-1:0] VAR98,
output VAR68,
output [VAR172(VAR283/32)-1:0] VAR324,
input VAR4,
output VAR334,
output [VAR94-1:0] VAR296,
output [VAR220-1:0] VAR282,
output [VAR322-1:0] VAR117,
output [VAR285-1:0] VAR196,
output [VAR281-1:0] VAR262,
output [VAR134-1:0] VAR171,
output [VAR145-1:0] VAR27,
output [VAR66-1:0] VAR358,
output VAR166,
input VAR39,
input VAR108,
input [VAR23-1:0] VAR237,
input VAR191,
input [VAR213-1:0] VAR346,
input [VAR247-1:0] VAR248,
input [VAR17-1:0] VAR212,
input [VAR44-1:0] VAR170,
input [VAR24-1:0] VAR349, input [VAR192-1:0] VAR132, input VAR238,
input VAR278,
input VAR86, output VAR280,
input [VAR303-1:0] VAR297,
output [VAR303-1:0] VAR137,
input [VAR303-1:0] VAR126,
output [VAR303-1:0] VAR302,
output [(VAR303*32)-1:0] VAR45,
output [(VAR303*31)-1:0] VAR50,
output [(VAR303*VAR283)-1:0] VAR226,
output [VAR303-1:0] VAR177,
input [VAR303-1:0] VAR290,
input [VAR303-1:0] VAR261,
input [VAR303-1:0] VAR9,
output [VAR303-1:0] VAR233,
input [VAR303-1:0] VAR55,
input [(VAR303*32)-1:0] VAR97,
input [(VAR303*31)-1:0] VAR70,
input [(VAR303*VAR283)-1:0] VAR292,
input [VAR303-1:0] VAR332,
output [VAR303-1:0] VAR336
);
localparam VAR176 = VAR172(VAR207)-7; localparam VAR315 = VAR172(VAR303);
localparam VAR200 = VAR172((VAR283/32)+1);
localparam VAR266 = 2;
localparam VAR121 = 32;
wire [(VAR303*VAR200)-1:0] VAR185; wire [VAR283-1:0] VAR298;
wire [VAR303-1:0] VAR183;
wire [VAR303-1:0] VAR242;
wire [(VAR303*VAR200)-1:0] VAR111;
wire [VAR303-1:0] VAR90;
wire [VAR303-1:0] VAR80;
wire [(VAR303*VAR200)-1:0] VAR20;
wire [VAR303-1:0] VAR105;
wire [VAR303-1:0] VAR19;
wire [VAR303-1:0] VAR61;
wire [(VAR303*VAR322)-1:0] VAR201;
wire [(VAR303*VAR285)-1:0] VAR140;
wire [(VAR303*VAR283)-1:0] VAR267;
wire [VAR303-1:0] VAR25;
wire [VAR303-1:0] VAR73;
wire [VAR303-1:0] VAR34;
wire [VAR303-1:0] VAR301;
wire [(VAR303*2)-1:0] VAR309;
wire [(VAR303*VAR322)-1:0] VAR228;
wire [(VAR303*VAR285)-1:0] VAR81;
wire [VAR303-1:0] VAR30;
wire [VAR303-1:0] VAR259;
wire [VAR303-1:0] VAR187;
wire [VAR303-1:0] VAR59;
wire [VAR303-1:0] VAR264;
wire [VAR303-1:0] VAR174;
wire VAR229;
wire [5:0] VAR72;
wire VAR10;
wire [VAR274-1:0] VAR13;
wire [VAR303-1:0] VAR329;
wire [(VAR99*VAR303)-1:0] VAR8;
wire [VAR303-1:0] VAR160;
wire [(VAR178*VAR303)-1:0] VAR342;
wire VAR294;
wire [VAR323-1:0] VAR308;
wire [VAR266-1:0] VAR18;
wire [VAR266*VAR121-1:0] VAR252;
wire [VAR303-1:0] VAR243;
wire [(VAR305*VAR303)-1:0] VAR321;
wire [VAR303-1:0] VAR198;
wire [(VAR295*VAR303)-1:0] VAR162;
wire VAR106;
wire [31:0] VAR258;
wire [VAR303-1:0] VAR206;
wire [VAR303-1:0] VAR118;
wire [VAR303-1:0] VAR307;
wire [VAR303-1:0] VAR152;
wire [VAR303-1:0] VAR153;
wire [VAR303-1:0] VAR260;
wire [VAR303-1:0] VAR199;
wire [VAR303-1:0] VAR317;
wire [VAR283-1:0] VAR64, VAR64;
wire VAR270, VAR270;
wire VAR92, VAR92;
wire [VAR172(VAR283/32)-1:0] VAR168, VAR168;
wire VAR348, VAR348;
wire [VAR172(VAR283/32)-1:0] VAR335, VAR335;
wire VAR343, VAR343;
wire VAR26, VAR26;
wire [VAR94-1:0] VAR119, VAR119;
wire [VAR220-1:0] VAR103, VAR103;
wire [VAR93-1:0] VAR221, VAR221;
wire [VAR66-1:0] VAR148, VAR148;
wire [VAR285-1:0] VAR344, VAR344;
wire [VAR210-1:0] VAR113, VAR113;
wire [VAR281-1:0] VAR350, VAR350;
wire [VAR225-1:0] VAR21, VAR21;
wire [VAR134-1:0] VAR209, VAR209;
wire [VAR145-1:0] VAR131, VAR131;
wire VAR347, VAR347;
wire VAR337, VAR337;
wire VAR244;
wire VAR268;
wire VAR189;
wire [31:0] VAR180;
reg [31:0] VAR211;
reg [4:0] VAR115;
reg VAR52;
genvar VAR89;
assign VAR189 = VAR224 & VAR49 &
(VAR41 >= VAR33[VAR210-1:2]);
assign VAR308 = {1'd0, VAR211, VAR180[8:5],
VAR170, VAR212,
VAR248[1:0], VAR346, VAR191,
VAR303[3:0]};
assign VAR327 = VAR64;
assign VAR2 = VAR92;
assign VAR138 = VAR168;
assign VAR67 = VAR348;
assign VAR37 = VAR335;
assign VAR51 = VAR270 & ~VAR254 & VAR165;
assign VAR343 = VAR284 & ~VAR254 & VAR165;
assign VAR333 = VAR119;
assign VAR169 = VAR103;
assign VAR88 = VAR221;
assign VAR232 = VAR148;
assign VAR316 = VAR344;
assign VAR112 = VAR113;
assign VAR91 = VAR350;
assign VAR63 = VAR21;
assign VAR102 = VAR209;
assign VAR84 = VAR131;
assign VAR354 = VAR347;
assign VAR293 = VAR26 & ~VAR254 & VAR165;
assign VAR337 = VAR331 & ~VAR254 & VAR165;
generate
if(VAR283 == 32) begin
assign VAR180 = 32;
end else if (VAR283 == 64) begin
assign VAR180 = 64;
end else if (VAR283 == 128) begin
assign VAR180 = 128;
end else if (VAR283 == 256) begin
assign VAR180 = 256;
end
always @(*) begin
VAR211 = 0;
if((VAR62 & 128) != 0) begin
VAR211[7] = 1;
end else if ((VAR62 & 64) != 1) begin
VAR211[6] = 1;
end else if ((VAR62 & 32) != 1) begin
VAR211[5] = 1;
end else if ((VAR62 & 16) != 1) begin
VAR211[4] = 1;
end else if ((VAR62 & 8) != 1) begin
VAR211[3] = 1;
end else if ((VAR62 & 4) != 1) begin
VAR211[2] = 1;
end else if ((VAR62 & 2) != 1) begin
VAR211[1] = 1;
end else if ((VAR62 & 1) != 1) begin
VAR211[0] = 1;
end
end
endgenerate
VAR188
.VAR239 (2 * VAR94 + VAR93 +
.VAR186 (0)
)
VAR100
( .VAR154 (VAR337), .VAR263 ({VAR119, VAR103,
VAR221, VAR148,
VAR344,
VAR113, VAR350,
VAR21, VAR209,
VAR131, VAR347}),
.VAR101 (VAR26),
.VAR54 ({VAR119, VAR103,
VAR221, VAR148,
VAR344,
VAR113, VAR350,
VAR21, VAR209,
VAR131, VAR347}),
.VAR161 (VAR26),
.VAR313 (VAR337),
.VAR234 (VAR245),
.VAR235 (VAR235));
VAR188
.VAR239 (VAR283 +
2 * (VAR172(VAR283/32) + 1)),
.VAR186 (0)
)
VAR114
( .VAR154 (VAR343), .VAR263 ({VAR64, VAR92,
VAR168, VAR348,
VAR335}),
.VAR101 (VAR270),
.VAR54 ({VAR64, VAR92,
VAR168, VAR348,
VAR335}),
.VAR161 (VAR270),
.VAR313 (VAR343),
.VAR234 (VAR245),
.VAR235 (VAR235));
VAR35
)
VAR7
( .VAR289 (VAR254),
.VAR310 (VAR294),
.VAR195 (VAR195),
.VAR235 (VAR235),
.VAR245 (VAR245));
VAR135
.VAR303(VAR303),
.VAR207(VAR207),
.VAR274(VAR274))
VAR328
(.VAR3 (VAR195),
.VAR48 (VAR49),
.VAR53 (VAR139),
.VAR362 (VAR288[VAR172(VAR283/32)-1:0]),
.VAR202 (VAR224),
.VAR311 (VAR319[VAR172(VAR283/32)-1:0]),
.VAR356 (VAR241),
.VAR204 (VAR38),
.VAR46 (VAR189),
.VAR150 (VAR56),
.VAR147 (VAR57[VAR274-1:0]),
.VAR291 (VAR72),
.VAR340 (VAR229),
.VAR287 (VAR13),
.VAR122 (VAR10),
.VAR208 (VAR298),
.VAR341 (VAR185),
.VAR363 (VAR183),
.VAR236 (VAR242),
.VAR181 (VAR111),
.VAR69 (VAR90),
.VAR361 (VAR80),
.VAR320 (VAR20),
.VAR184 (VAR105),
.VAR330 (VAR19),
.VAR235 (VAR235));
VAR142
.VAR214 (1),
.VAR283 (VAR283),
.VAR303 (VAR303),
.VAR207 (VAR207),
.VAR136 (VAR136),
.VAR266 (VAR266),
.VAR121 (VAR121),
.VAR306 (VAR306))
VAR85
( .VAR129 (VAR258[31:0]),
.VAR353 (VAR206),
.VAR87 (VAR118),
.VAR16 (VAR307),
.VAR42 (VAR152),
.VAR265 (VAR153),
.VAR6 (VAR260),
.VAR47 (VAR199),
.VAR29 (VAR317),
.VAR78 (VAR329),
.VAR338 (VAR160),
.VAR325 (VAR294),
.VAR109 (VAR18),
.VAR14 (VAR243),
.VAR365 (VAR198),
.VAR40 (VAR106), .VAR51 (VAR270),
.VAR327 (VAR64[VAR283-1:0]),
.VAR2 (VAR92),
.VAR138 (VAR168[VAR172(VAR283/32)-1:0]),
.VAR67 (VAR348),
.VAR37 (VAR335[VAR172(VAR283/32)-1:0]),
.VAR293 (VAR26),
.VAR333 (VAR119[VAR94-1:0]),
.VAR169 (VAR103[VAR220-1:0]),
.VAR88 (VAR221[VAR93-1:0]),
.VAR232 (VAR148[VAR66-1:0]),
.VAR316 (VAR344[VAR285-1:0]),
.VAR112 (VAR113[VAR210-1:0]),
.VAR91 (VAR350[VAR281-1:0]),
.VAR63 (VAR21[VAR225-1:0]),
.VAR102 (VAR209[VAR134-1:0]),
.VAR84 (VAR131[VAR145-1:0]),
.VAR354 (VAR347),
.VAR251 (VAR308),
.VAR79 (VAR8),
.VAR74 (VAR342),
.VAR223 (VAR321),
.VAR276 (VAR162),
.VAR36 (VAR252),
.VAR234 (VAR195),
.VAR284 (VAR343),
.VAR331 (VAR337),
.VAR235 (VAR235),
.VAR360 (VAR360[VAR283-1:0]),
.VAR130 (VAR130),
.VAR124 (VAR124),
.VAR141 (VAR141[VAR172(VAR283/32)-1:0]),
.VAR83 (VAR83[VAR94-1:0]),
.VAR179 (VAR179),
.VAR216 (VAR216[VAR172(VAR283/32)-1:0]),
.VAR110 (VAR110[VAR220-1:0]),
.VAR5 (VAR5[VAR134-1:0]),
.VAR28 (VAR28[VAR145-1:0]),
.VAR95 (VAR95[VAR281-1:0]),
.VAR357 (VAR357[VAR66-1:0]),
.VAR133 (VAR133[VAR322-1:0]),
.VAR275 (VAR275[VAR273-1:0]),
.VAR125 (VAR125[VAR225-1:0]),
.VAR151 (VAR151[VAR285-1:0]));
VAR76 VAR164
( .VAR173 (VAR244),
.VAR163 (VAR189),
.VAR175 (VAR268),
.VAR3 (VAR195),
.VAR235 (VAR235),
.VAR212 (VAR212[2:0]),
.VAR349 (VAR349[11:0]),
.VAR132 (VAR132[7:0]),
.VAR278 (VAR278));
interrupt
VAR127
( .VAR3 (VAR195),
.VAR219 (VAR259),
.VAR116 (VAR187),
.VAR77 (VAR59),
.VAR269 (VAR174),
.VAR231 (VAR264),
.VAR256 (VAR18[0]),
.VAR246 (VAR18[1]),
.VAR304 (VAR64[31:0]),
.VAR272 (VAR252[31:0]),
.VAR144 (VAR252[63:32]),
.VAR286 (1'd0),
.VAR280 (VAR280),
.VAR235 (VAR235),
.VAR238 (VAR238),
.VAR86 (VAR86));
VAR205
.VAR283 (VAR283),
.VAR303 (VAR303),
.VAR274 (VAR274),
.VAR136 (VAR136),
.VAR22 (VAR22))
VAR107
(
.VAR156 (VAR25[VAR303-1:0]),
.VAR351 (VAR73[VAR303-1:0]),
.VAR1 (VAR30[VAR303-1:0]),
.VAR291 (VAR72[5:0]),
.VAR340 (VAR229),
.VAR175 (VAR268),
.VAR234 (VAR195),
.VAR190 (VAR61[VAR303-1:0]),
.VAR215 (VAR201[(VAR303*VAR322)-1:0]),
.VAR31 (VAR140[(VAR303*VAR285)-1:0]),
.VAR54 (VAR267[(VAR303*VAR283)-1:0]),
.VAR159 (VAR34[VAR303-1:0]),
.VAR300 (VAR301[VAR303-1:0]),
.VAR60 (VAR309[(VAR303*2)-1:0]),
.VAR71 (VAR228[(VAR303*VAR322)-1:0]),
.VAR123 (VAR81[(VAR303*VAR285)-1:0]),
.VAR287 (VAR13[VAR274-1:0]),
.VAR122 (VAR10),
.VAR173 (VAR244),
.VAR253 (VAR253),
.VAR158 (VAR158[VAR283-1:0]),
.VAR193 (VAR193),
.VAR98 (VAR98[VAR172(VAR283/32)-1:0]),
.VAR68 (VAR68),
.VAR324 (VAR324[VAR172(VAR283/32)-1:0]),
.VAR334 (VAR334),
.VAR296 (VAR296[VAR94-1:0]),
.VAR282 (VAR282[VAR220-1:0]),
.VAR117 (VAR117[VAR322-1:0]),
.VAR196 (VAR196[VAR285-1:0]),
.VAR262 (VAR262[VAR281-1:0]),
.VAR171 (VAR171[VAR134-1:0]),
.VAR27 (VAR27[VAR145-1:0]),
.VAR358 (VAR358[VAR66-1:0]),
.VAR166 (VAR166),
.VAR235 (VAR235),
.VAR4 (VAR4),
.VAR39 (VAR39),
.VAR108 (VAR108));
generate
for (VAR89 = 0; VAR89 < VAR303; VAR89 = VAR89 + 1) begin : VAR128
VAR339
.VAR255(VAR283),
.VAR176(VAR176)
)
VAR339
(
.VAR3(VAR195),
.VAR235(VAR235),
.VAR212(VAR212),
.VAR170(VAR170),
.VAR352(VAR258),
.VAR208(VAR298),
.VAR75(VAR259[VAR89]),
.VAR217(VAR174[VAR89]),
.VAR32(VAR59[VAR89]),
.VAR197(VAR264[VAR89]),
.VAR249(VAR187[VAR89]),
.VAR312(VAR206[VAR89]),
.VAR230(VAR307[VAR89]),
.VAR345(VAR118[VAR89]),
.VAR149(VAR152[VAR89]),
.VAR279(VAR260[VAR89]),
.VAR65(VAR153[VAR89]),
.VAR359(VAR199[VAR89]),
.VAR120(VAR317[VAR89]),
.VAR240(VAR162[(VAR295*VAR89) +: VAR295]),
.VAR271(VAR198[VAR89]),
.VAR167(VAR329[VAR89]), .VAR104(VAR8[(VAR99*VAR89) +: VAR99]),
.VAR250(VAR342[(VAR178*VAR89) +: VAR178]),
.VAR146(VAR321[(VAR305*VAR89) +:VAR305]),
.VAR155(VAR243[VAR89]),
.VAR43(VAR301[VAR89]),
.VAR364(VAR30[VAR89]),
.VAR143(VAR309[(2*VAR89) +:2]), .VAR157(VAR228[(VAR322*VAR89) +:VAR322]),
.VAR11(VAR81[(VAR285*VAR89) +:VAR285]),
.VAR96(VAR61[VAR89]),
.VAR82(VAR73[VAR89]),
.VAR318(VAR201[(VAR322*VAR89) +: VAR322]),
.VAR355(VAR140[(VAR285*VAR89) +: VAR285]),
.VAR277(VAR267[(VAR283*VAR89) +:VAR283]),
.VAR15(VAR25[VAR89]),
.VAR194(VAR34[VAR89]),
.VAR341(VAR185[(VAR200*VAR89) +:VAR200]),
.VAR363(VAR183[VAR89]),
.VAR236(VAR242[VAR89]),
.VAR181(VAR111[(VAR200*VAR89) +:VAR200]),
.VAR69(VAR90[VAR89]),
.VAR361(VAR80[VAR89]),
.VAR320(VAR20[(VAR200*VAR89) +:VAR200]),
.VAR184(VAR105[VAR89]),
.VAR330(VAR19[VAR89]),
.VAR297(VAR297[VAR89]),
.VAR137(VAR137[VAR89]),
.VAR126(VAR126[VAR89]),
.VAR302(VAR302[VAR89]),
.VAR45(VAR45[(32*VAR89) +:32]),
.VAR50(VAR50[(31*VAR89) +:31]),
.VAR226(VAR226[(VAR283*VAR89) +:VAR283]),
.VAR177(VAR177[VAR89]),
.VAR290(VAR290[VAR89]),
.VAR261(VAR261[VAR89]),
.VAR9(VAR9[VAR89]),
.VAR233(VAR233[VAR89]),
.VAR55(VAR55[VAR89]),
.VAR97(VAR97[(32*VAR89) +:32]),
.VAR70(VAR70[(31*VAR89) +:31]),
.VAR292(VAR292[(VAR283*VAR89) +:VAR283]),
.VAR332(VAR332[VAR89]),
.VAR336(VAR336[VAR89])
);
end
endgenerate
endmodule
|
mit
|
PhilippMundhenk/AutomotiveEthernetSwitch
|
aes_zc702/aes_xc702.srcs/sources_1/ip/blk_mem_gen_0/blk_mem_gen_0_stub.v
| 1,424 |
module MODULE1(VAR5, VAR4, VAR6, VAR1, VAR7, VAR8, VAR2, VAR3)
;
input VAR5;
input [0:0]VAR4;
input [8:0]VAR6;
input [63:0]VAR1;
input VAR7;
input VAR8;
input [8:0]VAR2;
output [63:0]VAR3;
endmodule
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_hdll
|
cells/a21bo/sky130_fd_sc_hdll__a21bo.behavioral.pp.v
| 2,063 |
module MODULE1 (
VAR2 ,
VAR14 ,
VAR1 ,
VAR16,
VAR13,
VAR10,
VAR12 ,
VAR11
);
output VAR2 ;
input VAR14 ;
input VAR1 ;
input VAR16;
input VAR13;
input VAR10;
input VAR12 ;
input VAR11 ;
wire VAR3 ;
wire VAR6 ;
wire VAR7;
nand VAR15 (VAR3 , VAR1, VAR14 );
nand VAR9 (VAR6 , VAR16, VAR3 );
VAR8 VAR4 (VAR7, VAR6, VAR13, VAR10);
buf VAR5 (VAR2 , VAR7 );
endmodule
|
apache-2.0
|
hpeng2/ECE492_Group4_Project
|
ECE_492_Project_new/video_sys/synthesis/submodules/video_sys_jtag_uart_0.v
| 23,341 |
module MODULE6 (
clk,
VAR59,
VAR30,
valid
)
;
input clk;
input [ 7: 0] VAR59;
input VAR30;
input valid;
reg [31:0] VAR10; VAR43 VAR10 =
always @(posedge clk) begin
if (valid && VAR30) begin
("%VAR76", ((VAR59 == 8'hd) ? 8'ha : VAR59));
VAR80 (VAR10);
end
end
endmodule
module MODULE4 (
clk,
VAR67,
VAR47,
VAR15,
VAR32,
VAR79,
VAR35
)
;
output VAR15;
output [ 7: 0] VAR32;
output VAR79;
output [ 5: 0] VAR35;
input clk;
input [ 7: 0] VAR67;
input VAR47;
wire VAR15;
wire [ 7: 0] VAR32;
wire VAR79;
wire [ 5: 0] VAR35;
MODULE6 MODULE4
(
.clk (clk),
.VAR59 (VAR67),
.VAR30 (VAR47),
.valid (VAR47)
);
assign VAR35 = {6{1'b0}};
assign VAR32 = {8{1'b0}};
assign VAR15 = 1'b0;
assign VAR79 = 1'b1;
endmodule
module MODULE7 (
clk,
VAR5,
VAR67,
VAR47,
VAR69,
VAR15,
VAR32,
VAR79,
VAR35
)
;
output VAR15;
output [ 7: 0] VAR32;
output VAR79;
output [ 5: 0] VAR35;
input clk;
input VAR5;
input [ 7: 0] VAR67;
input VAR47;
input VAR69;
wire VAR15;
wire [ 7: 0] VAR32;
wire VAR79;
wire [ 5: 0] VAR35;
MODULE4 MODULE1
(
.clk (clk),
.VAR15 (VAR15),
.VAR67 (VAR67),
.VAR47 (VAR47),
.VAR32 (VAR32),
.VAR79 (VAR79),
.VAR35 (VAR35)
);
endmodule
module MODULE1 (
clk,
VAR86,
VAR46,
VAR54,
VAR27,
VAR48,
VAR42
)
;
parameter VAR65 = 100;
output VAR54;
output [ 31: 0] VAR27;
output [ 7: 0] VAR48;
output VAR42;
input clk;
input VAR86;
input VAR46;
reg [ 11: 0] address;
reg VAR66;
reg VAR55;
reg VAR77;
reg VAR16;
reg VAR70;
reg VAR6;
reg VAR63;
reg VAR22;
reg VAR53;
reg [ 7: 0] VAR68 [2047: 0];
reg [ 31: 0] VAR9 [ 1: 0];
reg VAR54;
wire [ 31: 0] VAR27;
reg VAR51;
wire [ 7: 0] VAR48;
wire VAR42;
assign VAR48 = VAR68[address];
always @(posedge clk or negedge VAR46)
begin
if (VAR46 == 0)
begin
VAR66 <= 0;
VAR55 <= 0;
VAR77 <= 0;
VAR16 <= 0;
VAR70 <= 0;
VAR6 <= 0;
VAR63 <= 0;
VAR22 <= 0;
VAR53 <= 0;
VAR54 <= 0;
end
else
begin
VAR66 <= VAR51;
VAR55 <= VAR66;
VAR77 <= VAR55;
VAR16 <= VAR77;
VAR70 <= VAR16;
VAR6 <= VAR70;
VAR63 <= VAR6;
VAR22 <= VAR63;
VAR53 <= VAR22;
VAR54 <= VAR53;
end
end
assign VAR27 = VAR9[1];
reg VAR36;
reg [31:0] VAR34;
reg [31:0] VAR40;
wire VAR12 = 1'b0 ; assign VAR42 = (address < VAR9[1]);
VAR43 VAR34 = VAR65;
always @(posedge clk or negedge VAR46) begin
if (VAR46 !== 1) begin
VAR36 <= 0;
end else begin
VAR36 <= VAR42;
end
end
always @(posedge clk or negedge VAR46) begin
if (VAR46 !== 1) begin address <= 0;
VAR68[0] <= 0;
VAR9[0] <= 0;
VAR9[1] <= 0;
VAR51 <= 0;
end else begin VAR51 <= 0;
if (VAR86 && VAR42) address <= address + 1;
if (VAR9[0] && !VAR42 && VAR36) begin
if (VAR12) begin
VAR40 =
VAR60 (VAR40, "0");
end else begin
wait (!VAR46);
end
end if (VAR34 < VAR65) begin VAR34 = VAR34 + 1;
end else begin VAR34 = 0;
if (VAR40) begin
end
if (VAR9[0] && !VAR42) begin
VAR9[1] <= VAR9[0];
address <= 0;
VAR51 <= -1;
end end end end
endmodule
module MODULE3 (
clk,
VAR8,
VAR39,
VAR83,
VAR52,
VAR45,
VAR85
)
;
output VAR83;
output [ 7: 0] VAR52;
output VAR45;
output [ 5: 0] VAR85;
input clk;
input VAR8;
input VAR39;
reg [ 31: 0] VAR26;
wire VAR83;
reg VAR14;
wire [ 7: 0] VAR52;
wire VAR54;
wire [ 31: 0] VAR27;
wire [ 6: 0] VAR78;
wire VAR45;
wire [ 5: 0] VAR85;
wire VAR42;
MODULE1 MODULE2
(
.clk (clk),
.VAR86 (VAR14),
.VAR54 (VAR54),
.VAR27 (VAR27),
.VAR48 (VAR52),
.VAR46 (VAR39),
.VAR42 (VAR42)
);
always @(posedge clk or negedge VAR39)
begin
if (VAR39 == 0)
begin
VAR26 <= 32'h0;
VAR14 <= 1'b0;
end
else
begin
VAR14 <= VAR8;
if (VAR14)
VAR26 <= VAR26 - 1'b1;
if (VAR54)
VAR26 <= VAR27;
end
end
assign VAR83 = VAR26 == 32'b0;
assign VAR45 = VAR26 > 7'h40;
assign VAR78 = (VAR45) ? 7'h40 : VAR26;
assign VAR85 = VAR78[5 : 0];
endmodule
module MODULE5 (
clk,
VAR5,
VAR8,
VAR39,
VAR2,
VAR41,
VAR83,
VAR52,
VAR45,
VAR85
)
;
output VAR83;
output [ 7: 0] VAR52;
output VAR45;
output [ 5: 0] VAR85;
input clk;
input VAR5;
input VAR8;
input VAR39;
input [ 7: 0] VAR2;
input VAR41;
wire VAR83;
wire [ 7: 0] VAR52;
wire VAR45;
wire [ 5: 0] VAR85;
MODULE3 MODULE6
(
.clk (clk),
.VAR83 (VAR83),
.VAR8 (VAR8),
.VAR52 (VAR52),
.VAR45 (VAR45),
.VAR85 (VAR85),
.VAR39 (VAR39)
);
endmodule
module MODULE2 (
VAR72,
VAR1,
VAR49,
VAR7,
VAR61,
clk,
VAR39,
VAR24,
VAR62,
VAR44,
VAR20,
VAR64
)
;
output VAR24;
output [ 31: 0] VAR62;
output VAR44;
output VAR20;
output VAR64;
input VAR72;
input VAR1;
input VAR49;
input VAR7;
input [ 31: 0] VAR61;
input clk;
input VAR39;
reg VAR33;
wire VAR73;
wire VAR24;
wire [ 31: 0] VAR62;
reg VAR44;
reg VAR20;
reg VAR17;
reg VAR71;
wire VAR83;
wire VAR15;
wire VAR5;
wire VAR8;
wire [ 7: 0] VAR52;
wire [ 7: 0] VAR67;
reg VAR47;
reg VAR11;
reg VAR18;
wire VAR29;
wire VAR19;
reg VAR23;
wire [ 7: 0] VAR32;
wire VAR82;
reg VAR50;
wire VAR69;
reg VAR74;
reg VAR64;
wire VAR45;
wire [ 5: 0] VAR85;
reg VAR28;
reg VAR58;
reg VAR56;
reg VAR21;
reg VAR57;
wire [ 7: 0] VAR2;
reg VAR81;
wire VAR37;
wire VAR31;
wire VAR79;
wire [ 5: 0] VAR35;
reg VAR84;
wire VAR41;
assign VAR69 = VAR82 & ~VAR79;
assign VAR41 = VAR37 & ~VAR45;
assign VAR5 = ~VAR39;
MODULE7 MODULE5
(
.clk (clk),
.VAR15 (VAR15),
.VAR5 (VAR5),
.VAR67 (VAR67),
.VAR47 (VAR47),
.VAR32 (VAR32),
.VAR69 (VAR69),
.VAR79 (VAR79),
.VAR35 (VAR35)
);
MODULE5 MODULE3
(
.clk (clk),
.VAR83 (VAR83),
.VAR5 (VAR5),
.VAR8 (VAR8),
.VAR52 (VAR52),
.VAR45 (VAR45),
.VAR85 (VAR85),
.VAR39 (VAR39),
.VAR2 (VAR2),
.VAR41 (VAR41)
);
assign VAR29 = VAR11 & VAR17;
assign VAR19 = VAR18 & (VAR23 | VAR71);
assign VAR24 = VAR29 | VAR19;
assign VAR73 = VAR31 | VAR37;
always @(posedge clk or negedge VAR39)
begin
if (VAR39 == 0)
VAR23 <= 1'b0;
end
else if (VAR31 & ~VAR83)
VAR23 <= 1'b1;
end
else if (VAR74)
VAR23 <= 1'b0;
end
always @(posedge clk or negedge VAR39)
begin
if (VAR39 == 0)
begin
VAR50 <= 1'b0;
VAR81 <= 1'b1;
end
else
begin
VAR50 <= VAR82 & ~VAR79;
VAR81 <= ~VAR45;
end
end
always @(posedge clk or negedge VAR39)
begin
if (VAR39 == 0)
begin
VAR17 <= 1'b0;
VAR71 <= 1'b0;
VAR47 <= 1'b0;
VAR28 <= 1'b0;
VAR74 <= 1'b0;
VAR11 <= 1'b0;
VAR18 <= 1'b0;
VAR33 <= 1'b0;
VAR84 <= 1'b0;
VAR44 <= 1'b1;
end
else
begin
VAR17 <= {VAR15,VAR35} <= 8;
VAR71 <= (7'h40 - {VAR45,VAR85}) <= 8;
VAR47 <= 1'b0;
VAR74 <= 1'b0;
VAR44 <= ~(VAR1 & (~VAR7 | ~VAR49) & VAR44);
if (VAR73)
VAR33 <= 1'b1;
if (VAR1 & ~VAR7 & VAR44)
if (VAR72)
begin
VAR18 <= VAR61[0];
VAR11 <= VAR61[1];
if (VAR61[10] & ~VAR73)
VAR33 <= 1'b0;
end
else
begin
VAR47 <= ~VAR15;
VAR84 <= VAR15;
end
if (VAR1 & ~VAR49 & VAR44)
begin
if (~VAR72)
VAR28 <= ~VAR83;
VAR74 <= ~VAR72;
end
end
end
assign VAR67 = VAR61[7 : 0];
assign VAR8 = (VAR1 & ~VAR49 & VAR44 & ~VAR72) ? ~VAR83 : 1'b0;
assign VAR62 = VAR74 ? { {9{1'b0}},VAR45,VAR85,VAR28,VAR84,~VAR15,~VAR83,1'b0,VAR33,VAR29,VAR19,VAR52 } : { {9{1'b0}},(7'h40 - {VAR15,VAR35}),VAR28,VAR84,~VAR15,~VAR83,1'b0,VAR33,VAR29,VAR19,{6{1'b0}},VAR11,VAR18 };
always @(posedge clk or negedge VAR39)
begin
if (VAR39 == 0)
VAR64 <= 0;
end
else
VAR64 <= ~VAR15;
end
always @(posedge clk)
begin
VAR57 <= 1'b0;
VAR21 <= 1'b0;
VAR56 <= VAR81 ? VAR32 : {8{VAR50}};
VAR58 <= 1'b0;
end
assign VAR82 = VAR58;
assign VAR37 = VAR21;
assign VAR2 = VAR56;
assign VAR31 = VAR57;
always @(VAR83)
begin
VAR20 = ~VAR83;
end
endmodule
|
gpl-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_ms
|
cells/o311ai/sky130_fd_sc_ms__o311ai_2.v
| 2,435 |
module MODULE2 (
VAR4 ,
VAR12 ,
VAR1 ,
VAR5 ,
VAR6 ,
VAR2 ,
VAR7,
VAR3,
VAR9 ,
VAR10
);
output VAR4 ;
input VAR12 ;
input VAR1 ;
input VAR5 ;
input VAR6 ;
input VAR2 ;
input VAR7;
input VAR3;
input VAR9 ;
input VAR10 ;
VAR8 VAR11 (
.VAR4(VAR4),
.VAR12(VAR12),
.VAR1(VAR1),
.VAR5(VAR5),
.VAR6(VAR6),
.VAR2(VAR2),
.VAR7(VAR7),
.VAR3(VAR3),
.VAR9(VAR9),
.VAR10(VAR10)
);
endmodule
module MODULE2 (
VAR4 ,
VAR12,
VAR1,
VAR5,
VAR6,
VAR2
);
output VAR4 ;
input VAR12;
input VAR1;
input VAR5;
input VAR6;
input VAR2;
supply1 VAR7;
supply0 VAR3;
supply1 VAR9 ;
supply0 VAR10 ;
VAR8 VAR11 (
.VAR4(VAR4),
.VAR12(VAR12),
.VAR1(VAR1),
.VAR5(VAR5),
.VAR6(VAR6),
.VAR2(VAR2)
);
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_ls
|
cells/a32o/sky130_fd_sc_ls__a32o_1.v
| 2,469 |
module MODULE1 (
VAR8 ,
VAR2 ,
VAR3 ,
VAR4 ,
VAR6 ,
VAR10 ,
VAR5,
VAR12,
VAR9 ,
VAR11
);
output VAR8 ;
input VAR2 ;
input VAR3 ;
input VAR4 ;
input VAR6 ;
input VAR10 ;
input VAR5;
input VAR12;
input VAR9 ;
input VAR11 ;
VAR1 VAR7 (
.VAR8(VAR8),
.VAR2(VAR2),
.VAR3(VAR3),
.VAR4(VAR4),
.VAR6(VAR6),
.VAR10(VAR10),
.VAR5(VAR5),
.VAR12(VAR12),
.VAR9(VAR9),
.VAR11(VAR11)
);
endmodule
module MODULE1 (
VAR8 ,
VAR2,
VAR3,
VAR4,
VAR6,
VAR10
);
output VAR8 ;
input VAR2;
input VAR3;
input VAR4;
input VAR6;
input VAR10;
supply1 VAR5;
supply0 VAR12;
supply1 VAR9 ;
supply0 VAR11 ;
VAR1 VAR7 (
.VAR8(VAR8),
.VAR2(VAR2),
.VAR3(VAR3),
.VAR4(VAR4),
.VAR6(VAR6),
.VAR10(VAR10)
);
endmodule
|
apache-2.0
|
hoglet67/CoPro6502
|
src/wb/arm2/wb_switch.v
| 4,250 |
module MODULE1 #(
parameter VAR7 = 32'h00000000,
parameter VAR29 = 32'h00000000,
parameter VAR5 = 32'h00000000,
parameter VAR39 = 32'h00000000,
parameter VAR45 = 32'h00000000,
parameter VAR28 = 32'h00000000,
parameter VAR17 = 32'h00000000,
parameter VAR11 = 32'h00000000
)(
input [31:0] VAR1,
output [31:0] VAR2,
input [31:0] VAR16,
input [ 3:0] VAR40,
input VAR44,
input VAR26,
input VAR41,
output VAR4,
input [31:0] VAR53,
output [31:0] VAR31,
output [31:0] VAR49,
output [ 3:0] VAR15,
output VAR13,
output VAR37,
output VAR18,
input VAR20,
input [31:0] VAR24,
output [31:0] VAR14,
output [31:0] VAR21,
output [ 3:0] VAR22,
output VAR48,
output VAR51,
output VAR23,
input VAR43,
input [31:0] VAR9,
output [31:0] VAR34,
output [31:0] VAR32,
output [ 3:0] VAR50,
output VAR19,
output VAR35,
output VAR6,
input VAR8,
input [31:0] VAR36,
output [31:0] VAR30,
output [31:0] VAR33,
output [ 3:0] VAR3,
output VAR47,
output VAR52,
output VAR10,
input VAR42
);
wire [3:0] VAR46;
wire [31:0] VAR25; wire VAR38;
wire [VAR12 -1:0] VAR27;
assign VAR2 = VAR25;
assign VAR4 = VAR38;
assign VAR38 = VAR20 | VAR43 | VAR8 | VAR42;
assign VAR25 = ({32{VAR46[ 0]}} & VAR53)
|({32{VAR46[ 1]}} & VAR24)
|({32{VAR46[ 2]}} & VAR9)
|({32{VAR46[ 3]}} & VAR36)
;
assign VAR46[0] = ((VAR16 & VAR29) == VAR7) | ((VAR16 & VAR39) == VAR5);
assign VAR46[1] = ~(|VAR46[0]) & ((VAR16 & VAR28) == VAR45);
assign VAR46[2] = ~(|VAR46[1:0]) & ((VAR16 & VAR11) == VAR17);
assign VAR46[3] = ~(|VAR46[2:0]);
assign VAR27 = {VAR16, VAR40, VAR1, VAR44, VAR26, VAR41};
assign {VAR49, VAR15, VAR31, VAR13, VAR37} = VAR27[VAR12 -1:1]; assign VAR18 = VAR27[1] & VAR27[0] & VAR46[0];
assign {VAR21, VAR22, VAR14, VAR48, VAR51} = VAR27[VAR12 -1:1]; assign VAR23 = VAR27[1] & VAR27[0] & VAR46[1];
assign {VAR32, VAR50, VAR34, VAR19, VAR35} = VAR27[VAR12 -1:1]; assign VAR6 = VAR27[1] & VAR27[0] & VAR46[2];
assign {VAR33, VAR3, VAR30, VAR47, VAR52} = VAR27[VAR12 -1:1]; assign VAR10 = VAR27[1] & VAR27[0] & VAR46[3];
endmodule
|
gpl-3.0
|
google/skywater-pdk-libs-sky130_fd_sc_hd
|
cells/sdfbbp/sky130_fd_sc_hd__sdfbbp.functional.pp.v
| 2,572 |
module MODULE1 (
VAR15 ,
VAR2 ,
VAR12 ,
VAR3 ,
VAR9 ,
VAR24 ,
VAR11 ,
VAR5,
VAR7 ,
VAR18 ,
VAR23 ,
VAR16
);
output VAR15 ;
output VAR2 ;
input VAR12 ;
input VAR3 ;
input VAR9 ;
input VAR24 ;
input VAR11 ;
input VAR5;
input VAR7 ;
input VAR18 ;
input VAR23 ;
input VAR16 ;
wire VAR6 ;
wire VAR19 ;
wire VAR21 ;
wire VAR8;
not VAR10 (VAR6 , VAR5 );
not VAR25 (VAR19 , VAR11 );
VAR1 VAR13 (VAR8, VAR12, VAR3, VAR9 );
VAR22 VAR14 VAR17 (VAR21 , VAR19, VAR6, VAR24, VAR8, , VAR7, VAR18);
buf VAR20 (VAR15 , VAR21 );
not VAR4 (VAR2 , VAR21 );
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_ms
|
cells/a311oi/sky130_fd_sc_ms__a311oi.behavioral.pp.v
| 2,076 |
module MODULE1 (
VAR12 ,
VAR8 ,
VAR6 ,
VAR1 ,
VAR16 ,
VAR5 ,
VAR4,
VAR3,
VAR14 ,
VAR10
);
output VAR12 ;
input VAR8 ;
input VAR6 ;
input VAR1 ;
input VAR16 ;
input VAR5 ;
input VAR4;
input VAR3;
input VAR14 ;
input VAR10 ;
wire VAR11 ;
wire VAR17 ;
wire VAR2;
and VAR13 (VAR11 , VAR1, VAR8, VAR6 );
nor VAR7 (VAR17 , VAR11, VAR16, VAR5 );
VAR18 VAR9 (VAR2, VAR17, VAR4, VAR3);
buf VAR15 (VAR12 , VAR2 );
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_hd
|
cells/inv/sky130_fd_sc_hd__inv_16.v
| 2,001 |
module MODULE1 (
VAR4 ,
VAR3 ,
VAR8,
VAR2,
VAR6 ,
VAR5
);
output VAR4 ;
input VAR3 ;
input VAR8;
input VAR2;
input VAR6 ;
input VAR5 ;
VAR7 VAR1 (
.VAR4(VAR4),
.VAR3(VAR3),
.VAR8(VAR8),
.VAR2(VAR2),
.VAR6(VAR6),
.VAR5(VAR5)
);
endmodule
module MODULE1 (
VAR4,
VAR3
);
output VAR4;
input VAR3;
supply1 VAR8;
supply0 VAR2;
supply1 VAR6 ;
supply0 VAR5 ;
VAR7 VAR1 (
.VAR4(VAR4),
.VAR3(VAR3)
);
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_ls
|
cells/ebufn/sky130_fd_sc_ls__ebufn_4.v
| 2,148 |
module MODULE1 (
VAR6 ,
VAR2 ,
VAR9,
VAR7,
VAR1,
VAR8 ,
VAR4
);
output VAR6 ;
input VAR2 ;
input VAR9;
input VAR7;
input VAR1;
input VAR8 ;
input VAR4 ;
VAR3 VAR5 (
.VAR6(VAR6),
.VAR2(VAR2),
.VAR9(VAR9),
.VAR7(VAR7),
.VAR1(VAR1),
.VAR8(VAR8),
.VAR4(VAR4)
);
endmodule
module MODULE1 (
VAR6 ,
VAR2 ,
VAR9
);
output VAR6 ;
input VAR2 ;
input VAR9;
supply1 VAR7;
supply0 VAR1;
supply1 VAR8 ;
supply0 VAR4 ;
VAR3 VAR5 (
.VAR6(VAR6),
.VAR2(VAR2),
.VAR9(VAR9)
);
endmodule
|
apache-2.0
|
trivoldus28/pulsarch-verilog
|
design/sys/iop/iobdg/i2c/rtl/i2c_sctrl.v
| 17,614 |
module MODULE1 (
VAR58, VAR47, VAR48, VAR121, VAR21,
VAR77, VAR5, VAR54, VAR56, VAR89,
VAR128, VAR61, VAR42, VAR100,
VAR50, VAR101, VAR131, VAR6, VAR133,
VAR41, VAR7, VAR93, VAR36,
VAR73, VAR31, VAR110, VAR25,
VAR65, VAR92, VAR116,
VAR104, clk, VAR81, VAR126, VAR9,
VAR106, VAR2, VAR1, VAR75,
VAR4, VAR18, VAR8, VAR96,
VAR120, VAR85, VAR108, VAR59,
VAR111, VAR130, VAR112, VAR51,
VAR97, VAR127, VAR10, VAR99,
VAR102, VAR80
);
input VAR104;
input clk;
input VAR81;
input [VAR52-1:0] VAR126;
input VAR9;
input VAR106;
input VAR2;
input VAR1;
input VAR75;
input VAR4;
input VAR18;
input VAR8;
input VAR96;
input VAR120;
input VAR85;
input VAR108;
input VAR59;
input VAR111;
input VAR130;
output VAR58;
output VAR47;
output VAR48;
output VAR121;
output VAR21;
output VAR77;
output VAR5;
output VAR54;
output VAR56;
output VAR89;
output VAR128;
output VAR61;
output VAR42;
output VAR100;
output VAR50;
output VAR101;
output [VAR32-1:0] VAR131;
output [VAR13-1:0] VAR6;
output VAR133;
output VAR41;
output VAR7;
input [VAR24-1:0] VAR112;
input [VAR114:0] VAR51;
output [VAR114:0] VAR93;
output VAR36;
input [VAR17-1:0] VAR97;
output VAR73;
input VAR127;
input VAR10;
input VAR99;
output VAR31;
input VAR102;
output VAR110;
output [VAR114-1:0] VAR25;
output VAR65;
input VAR80;
output VAR92;
output VAR116;
wire VAR119;
wire [VAR32-1:0] VAR20;
wire [VAR13-1:0] VAR38;
wire VAR44;
wire VAR49;
wire VAR64;
wire VAR57;
wire VAR55;
wire VAR132;
wire [VAR32-1:0] VAR68;
wire [VAR32-1:0] VAR43;
wire [VAR32-1:0] VAR72;
reg [VAR32-1:0] VAR131;
reg [VAR32-1:0] VAR122;
wire VAR115;
wire [VAR13-1:0] VAR11;
wire [VAR13-1:0] VAR123;
wire [VAR13-1:0] VAR105;
wire VAR71;
reg [VAR13-1:0] VAR6;
reg [VAR13-1:0] VAR39;
wire VAR33;
wire VAR76;
wire [VAR17-1:0] VAR16;
wire VAR88;
wire VAR23;
wire VAR30;
wire VAR74;
wire [VAR114:0] VAR26;
wire [VAR114:0] VAR37;
wire [VAR114:0] VAR45;
wire VAR124;
integer VAR83;
integer VAR27;
assign VAR119 = VAR81;
assign VAR20 = {1'b0,
1'b0,
VAR9,
1'b0,
VAR106,
VAR2,
VAR1,
VAR75,
VAR4};
assign VAR38 = {VAR18,
VAR8,
VAR96,
VAR120,
VAR85,
VAR108,
VAR59,
VAR111,
VAR130};
assign VAR44 = ~VAR49 & ~VAR132 & ~VAR115;
assign VAR57 = VAR44 ? VAR119 :
VAR55 ? 1'b0 :
VAR64;
VAR98 #(1) VAR19 (.din(VAR57),
.clk(clk),
.VAR104(VAR104),
.VAR95(VAR64));
assign VAR49 = VAR64;
assign VAR55 = VAR49 & ~VAR124;
VAR98 #(1) VAR125 (.din(VAR55),
.clk(clk),
.VAR104(VAR104),
.VAR95(VAR133));
assign VAR58 = VAR55;
assign VAR68 = VAR43 & ~VAR131;
assign VAR72 = VAR44 ? VAR20 :
VAR31 ? VAR68 :
VAR43;
VAR98 #(VAR32) VAR66 (.din(VAR72),
.clk(clk),
.VAR104(VAR104),
.VAR95(VAR43));
assign VAR132 = |VAR43;
always @(VAR43)
begin
VAR122 = 0;
VAR131 = 0;
VAR122[0] = VAR43[0];
VAR131[0] = VAR43[0];
for (VAR83=1; VAR83<VAR32; VAR83=VAR83+1)
begin
VAR122[VAR83] = VAR43[VAR83] | VAR122[VAR83-1];
VAR131[VAR83] = VAR43[VAR83] & ~VAR122[VAR83-1];
end
end
assign VAR31 = VAR132 & ~VAR49 & ~VAR124 &
~VAR10 & ~VAR99;
VAR98 #(1) VAR63 (.din(VAR31),
.clk(clk),
.VAR104(VAR104),
.VAR95(VAR41));
assign VAR47 = VAR31 & VAR131[0];
assign VAR48 = VAR31 & VAR131[1];
assign VAR121 = VAR31 & VAR131[2];
assign VAR21 = VAR31 & VAR131[3];
assign VAR77 = VAR31 & VAR131[4];
assign VAR5 = VAR31 & VAR131[6];
assign VAR11 = VAR123 & ~VAR6;
assign VAR105 = VAR44 ? VAR38 :
VAR71 ? VAR11 :
VAR123;
VAR98 #(VAR13) VAR78 (.din(VAR105),
.clk(clk),
.VAR104(VAR104),
.VAR95(VAR123));
assign VAR115 = |VAR123;
always @(VAR123)
begin
VAR39 = 0;
VAR6 = 0;
VAR39[0] = VAR123[0];
VAR6[0] = VAR123[0];
for (VAR27=1; VAR27<VAR13; VAR27=VAR27+1)
begin
VAR39[VAR27] = VAR123[VAR27] | VAR39[VAR27-1];
VAR6[VAR27] = VAR123[VAR27] & ~VAR39[VAR27-1];
end
end
assign VAR71 = VAR115 & ~VAR49 & ~VAR132 & ~VAR124 &
~VAR80 & ~(VAR7 & VAR76);
VAR98 #(1) VAR84 (.din(VAR71),
.clk(clk),
.VAR104(VAR104),
.VAR95(VAR7));
assign VAR54 = VAR71 & VAR6[0];
assign VAR56 = VAR71 & VAR6[1];
assign VAR89 = VAR71 & VAR6[2];
assign VAR128 = VAR71 & VAR6[3];
assign VAR61 = VAR71 & VAR6[4];
assign VAR42 = VAR71 & VAR6[5];
assign VAR100 = VAR71 & VAR6[6];
assign VAR50 = VAR71 & VAR6[7];
assign VAR101 = VAR71 & VAR6[8];
assign VAR33 =
((((VAR112[VAR28:VAR90] == VAR117) |
(VAR112[VAR28:VAR90] == VAR79) |
(VAR112[VAR28:VAR90] == VAR94) |
(VAR112[VAR28:VAR90] == VAR70)) &
(VAR112[VAR22:VAR15] == VAR3)) |
(((VAR112[VAR28:VAR90] == VAR14) |
(VAR112[VAR28:VAR90] == VAR103)) &
(((VAR112[VAR107+VAR87:VAR86+VAR87] <= VAR129) &
(VAR112[VAR107+VAR87:VAR86+VAR87] >= VAR69)) |
((VAR112[VAR107+VAR87:VAR86+VAR87] <= VAR60) &
(VAR112[VAR107+VAR87:VAR86+VAR87] >= VAR62)) |
(VAR112[VAR107+VAR87:VAR86+VAR87] == VAR40))));
assign VAR76 =
((((VAR112[VAR28:VAR90] == VAR117) |
(VAR112[VAR28:VAR90] == VAR79) |
(VAR112[VAR28:VAR90] == VAR46)) &
(VAR112[VAR22:VAR15] == VAR34)) |
(((VAR112[VAR28:VAR90] == VAR14) |
(VAR112[VAR28:VAR90] == VAR103)) &
(VAR112[VAR107+VAR87:VAR86+VAR87] == VAR113)));
VAR98 #(1) VAR29 (.din(VAR55 & ~VAR88),
.clk(clk),
.VAR104(VAR104),
.VAR95(VAR36));
VAR98 #(VAR17) VAR53 (.din(VAR97),
.clk(clk),
.VAR104(VAR104),
.VAR95(VAR16));
assign VAR88 = |(VAR16 & (1'b1 << VAR126));
VAR98 #(1) VAR12 (.din(VAR88),
.clk(clk),
.VAR104(VAR104),
.VAR95(VAR23));
assign VAR30 = VAR55 & ~VAR88;
assign VAR74 = VAR55 & VAR88;
VAR98 #(1) VAR109 (.din(VAR30),
.clk(clk),
.VAR104(VAR104),
.VAR95(VAR92));
VAR98 #(1) VAR82 (.din(VAR74),
.clk(clk),
.VAR104(VAR104),
.VAR95(VAR116));
assign VAR73 = ~VAR124 &
~VAR133 &
~VAR41 &
~VAR7;
assign VAR110 = (VAR133 & ~VAR23) |
(VAR41 & ~VAR102) |
(VAR7 & VAR33) |
VAR127;
VAR67 #(VAR114+1) VAR35 (.din(VAR37),
.VAR104(VAR104),
.en(VAR110),
.clk(clk),
.VAR95(VAR26));
assign VAR37 = VAR26 + 5'b1;
VAR98 #(VAR114+1) VAR91 (.din(VAR26),
.clk(clk),
.VAR104(VAR104),
.VAR95(VAR93));
assign VAR25 = VAR26[VAR114-1:0];
VAR98 #(VAR114+1) VAR118 (.din(VAR51),
.clk(clk),
.VAR104(VAR104),
.VAR95(VAR45));
assign VAR124 = ((VAR37[VAR114] != VAR45[VAR114]) &
(VAR37[VAR114-1:0] >= VAR45[VAR114-1:0])) |
((VAR37[VAR114] == VAR45[VAR114]) &
(VAR37[VAR114-1:0] <= VAR45[VAR114-1:0]));
assign VAR65 = VAR7 & VAR76;
endmodule
|
gpl-2.0
|
EPiCS/soundgates
|
hardware/design/reference/cf_lib/edk/pcores/adi_common_v1_00_a/hdl/verilog/cf_iqcor_1.v
| 5,549 |
module MODULE1 (
clk,
VAR4,
VAR10,
VAR14,
VAR3,
VAR2,
VAR5,
VAR7,
VAR15);
parameter VAR31 = 0;
input clk;
input [15:0] VAR4;
input [15:0] VAR10;
output [15:0] VAR14;
input VAR3;
input [15:0] VAR2;
input [15:0] VAR5;
input [15:0] VAR7;
input [15:0] VAR15;
reg [15:0] VAR13 = 'd0;
reg [15:0] VAR8 = 'd0;
reg VAR29 = 'd0;
reg VAR16 = 'd0;
reg [14:0] VAR36 = 'd0;
reg [14:0] VAR34 = 'd0;
reg [31:0] VAR35 = 'd0;
reg [31:0] VAR25 = 'd0;
reg [15:0] VAR11 = 'd0;
reg [15:0] VAR14 = 'd0;
wire [15:0] VAR6;
wire [15:0] VAR1;
wire [31:0] VAR33;
wire VAR19;
wire [31:0] VAR12;
wire VAR9;
wire [31:0] VAR21;
wire [31:0] VAR26;
wire [31:0] VAR30;
always @(posedge clk) begin
VAR13 <= VAR4 + VAR7;
VAR8 <= VAR10 + VAR15;
end
assign VAR6 = ~VAR13 + 1'b1;
assign VAR1 = ~VAR8 + 1'b1;
always @(posedge clk) begin
VAR29 <= VAR13[15] ^ VAR2[15];
VAR16 <= VAR8[15] ^ VAR5[15];
VAR36 <= (VAR13[15] == 1'b1) ? VAR6[14:0] : VAR13[14:0];
VAR34 <= (VAR8[15] == 1'b1) ? VAR1[14:0] : VAR8[14:0];
end
VAR32 #(.VAR18(1)) VAR20 (
.clk (clk),
.VAR28 ({1'b0, VAR36}),
.VAR22 ({1'b0, VAR2[14:0]}),
.VAR17 (VAR33),
.VAR23 (VAR29),
.VAR24 (VAR19));
VAR32 #(.VAR18(1)) VAR27 (
.clk (clk),
.VAR28 ({1'b0, VAR34}),
.VAR22 ({1'b0, VAR5[14:0]}),
.VAR17 (VAR12),
.VAR23 (VAR16),
.VAR24 (VAR9));
assign VAR21 = ~VAR33 + 1'b1;
assign VAR26 = ~VAR12 + 1'b1;
always @(posedge clk) begin
VAR35 <= (VAR19 == 1'b1) ? VAR21 : VAR33;
VAR25 <= (VAR9 == 1'b1) ? VAR26 : VAR12;
end
assign VAR30 = VAR35 + VAR25;
always @(posedge clk) begin
VAR11 <= VAR30[30:15];
end
always @(posedge clk) begin
if (VAR3 == 1'b1) begin
VAR14 <= VAR11;
end else if (VAR31 == 1) begin
VAR14 <= VAR10;
end else begin
VAR14 <= VAR4;
end
end
endmodule
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_ls
|
cells/fah/sky130_fd_sc_ls__fah.symbol.v
| 1,296 |
module MODULE1 (
input VAR5 ,
input VAR2 ,
input VAR3 ,
output VAR6,
output VAR9
);
supply1 VAR4;
supply0 VAR1;
supply1 VAR8 ;
supply0 VAR7 ;
endmodule
|
apache-2.0
|
ShepardSiegel/ocpi
|
coregen/dram_v5_mig34/mig_v3_4/user_design/rtl/ddr2_phy_dm_iob.v
| 3,422 |
module MODULE1
(
input VAR9,
input VAR2,
input VAR14,
input VAR22,
output VAR17
);
wire VAR18;
wire VAR20;
VAR19 VAR10
(
.VAR23 (VAR20),
.VAR12 (VAR9),
.VAR4 (1'b1),
.VAR7 (VAR2),
.VAR24 (1'b0),
.VAR8 (1'b0)
) ;
VAR15 #
(
.VAR5("VAR25"),
.VAR6("VAR3")
)
VAR26
(
.VAR23 (VAR18),
.VAR12 (VAR9),
.VAR4 (VAR20),
.VAR16 (VAR14),
.VAR27 (VAR22),
.VAR24 (1'b0),
.VAR8 (1'b0)
);
VAR11 VAR13
(
.VAR21 (VAR18),
.VAR1 (VAR17)
);
endmodule
|
lgpl-3.0
|
google/skywater-pdk-libs-sky130_fd_sc_lp
|
cells/iso1p/sky130_fd_sc_lp__iso1p.functional.v
| 1,181 |
module MODULE1 (
VAR1 ,
VAR4 ,
VAR3
);
output VAR1 ;
input VAR4 ;
input VAR3;
or VAR2 (VAR1 , VAR4, VAR3 );
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_hs
|
cells/sdfsbp/sky130_fd_sc_hs__sdfsbp.pp.blackbox.v
| 1,414 |
module MODULE1 (
VAR8 ,
VAR9 ,
VAR3 ,
VAR5 ,
VAR4 ,
VAR1 ,
VAR6,
VAR7 ,
VAR2
);
input VAR8 ;
input VAR9 ;
output VAR3 ;
output VAR5 ;
input VAR4 ;
input VAR1 ;
input VAR6;
input VAR7 ;
input VAR2 ;
endmodule
|
apache-2.0
|
DreamIP/GPStudio
|
support/io/d5m/hdl/I2C_Controller.v
| 4,040 |
module MODULE1 (
VAR1,
VAR7, VAR17, VAR11, VAR15, VAR16,
VAR6, VAR5
);
input VAR1;
input [31:0]VAR11;
input VAR15;
input VAR5;
inout VAR17;
output VAR7;
output VAR16;
output VAR6;
reg VAR10;
reg VAR4;
reg VAR16;
reg [31:0]VAR3;
reg [6:0]VAR14;
wire VAR7=VAR4 | ( ((VAR14 >= 4) & (VAR14 <=39))? ~VAR1 :0 );
wire VAR17=VAR10?1'VAR8:0 ;
reg VAR13,VAR2,VAR12,VAR9;
wire VAR6=VAR13 | VAR2 |VAR12 |VAR9;
always @(negedge VAR5 or posedge VAR1 ) begin
if (!VAR5) VAR14=6'b111111;
end
else begin
if (VAR15==0)
VAR14=0;
end
else
if (VAR14 < 41) VAR14=VAR14+1;
end
end
always @(negedge VAR5 or posedge VAR1 ) begin
if (!VAR5) begin VAR4=1;VAR10=1; VAR13=0;VAR2=0;VAR12=0;VAR9=0; VAR16=1; end
else
case (VAR14)
6'd0 : begin VAR13=0 ;VAR2=0 ;VAR12=0 ;VAR9=0 ; VAR16=0; VAR10=1; VAR4=1;end
6'd1 : begin VAR3=VAR11;VAR10=0;end
6'd2 : VAR4=0;
6'd3 : VAR10=VAR3[31];
6'd4 : VAR10=VAR3[30];
6'd5 : VAR10=VAR3[29];
6'd6 : VAR10=VAR3[28];
6'd7 : VAR10=VAR3[27];
6'd8 : VAR10=VAR3[26];
6'd9 : VAR10=VAR3[25];
6'd10 : VAR10=VAR3[24];
6'd11 : VAR10=1'b1;
6'd12 : begin VAR10=VAR3[23]; VAR13=VAR17; end
6'd13 : VAR10=VAR3[22];
6'd14 : VAR10=VAR3[21];
6'd15 : VAR10=VAR3[20];
6'd16 : VAR10=VAR3[19];
6'd17 : VAR10=VAR3[18];
6'd18 : VAR10=VAR3[17];
6'd19 : VAR10=VAR3[16];
6'd20 : VAR10=1'b1;
6'd21 : begin VAR10=VAR3[15]; VAR2=VAR17; end
6'd22 : VAR10=VAR3[14];
6'd23 : VAR10=VAR3[13];
6'd24 : VAR10=VAR3[12];
6'd25 : VAR10=VAR3[11];
6'd26 : VAR10=VAR3[10];
6'd27 : VAR10=VAR3[9];
6'd28 : VAR10=VAR3[8];
6'd29 : VAR10=1'b1;
6'd30 : begin VAR10=VAR3[7]; VAR12=VAR17; end
6'd31 : VAR10=VAR3[6];
6'd32 : VAR10=VAR3[5];
6'd33 : VAR10=VAR3[4];
6'd34 : VAR10=VAR3[3];
6'd35 : VAR10=VAR3[2];
6'd36 : VAR10=VAR3[1];
6'd37 : VAR10=VAR3[0];
6'd38 : VAR10=1'b1;
6'd39 : begin VAR10=1'b0; VAR4=1'b0; VAR9=VAR17; end
6'd40 : VAR4=1'b1;
6'd41 : begin VAR10=1'b1; VAR16=1; end
endcase
end
endmodule
|
gpl-3.0
|
google/skywater-pdk-libs-sky130_fd_sc_hvl
|
cells/nand2/sky130_fd_sc_hvl__nand2.behavioral.pp.v
| 1,801 |
module MODULE1 (
VAR5 ,
VAR12 ,
VAR9 ,
VAR2,
VAR10,
VAR3 ,
VAR6
);
output VAR5 ;
input VAR12 ;
input VAR9 ;
input VAR2;
input VAR10;
input VAR3 ;
input VAR6 ;
wire VAR1 ;
wire VAR8;
nand VAR13 (VAR1 , VAR9, VAR12 );
VAR11 VAR7 (VAR8, VAR1, VAR2, VAR10);
buf VAR4 (VAR5 , VAR8 );
endmodule
|
apache-2.0
|
P3Stor/P3Stor
|
ftl/Dynamic_Controller/ipcore_dir/WR_FLASH_POST_FIFO.v
| 13,452 |
module MODULE1(
rst,
VAR102,
VAR407,
din,
VAR252,
VAR221,
dout,
VAR213,
VAR378,
valid
);
input rst;
input VAR102;
input VAR407;
input [63 : 0] din;
input VAR252;
input VAR221;
output [7 : 0] dout;
output VAR213;
output VAR378;
output valid;
VAR408 #(
.VAR155(0),
.VAR78(0),
.VAR23(0),
.VAR183(0),
.VAR35(0),
.VAR110(0),
.VAR361(0),
.VAR379(32),
.VAR369(1),
.VAR2(1),
.VAR98(1),
.VAR284(64),
.VAR404(4),
.VAR264(1),
.VAR194(0),
.VAR106(1),
.VAR186(64),
.VAR259(4),
.VAR75(8),
.VAR230(4),
.VAR292(4),
.VAR403(4),
.VAR37(0),
.VAR329(0),
.VAR394(0),
.VAR174(4),
.VAR125("VAR108"),
.VAR62(64),
.VAR87(1),
.VAR330(32),
.VAR118(64),
.VAR346(32),
.VAR217(64),
.VAR399(2),
.VAR272("0"),
.VAR132(8),
.VAR192(0),
.VAR57(1),
.VAR16(0),
.VAR151(0),
.VAR70(0),
.VAR386(0),
.VAR143(0),
.VAR314(0),
.VAR206(0),
.VAR413("VAR360"),
.VAR41(1),
.VAR319(0),
.VAR351(0),
.VAR243(0),
.VAR169(0),
.VAR310(0),
.VAR161(0),
.VAR122(0),
.VAR12(0),
.VAR31(0),
.VAR290(0),
.VAR398(0),
.VAR313(0),
.VAR205(0),
.VAR19(0),
.VAR156(1),
.VAR136(0),
.VAR45(0),
.VAR157(0),
.VAR322(0),
.VAR29(0),
.VAR159(0),
.VAR257(0),
.VAR370(0),
.VAR234(0),
.VAR103(0),
.VAR71(0),
.VAR326(0),
.VAR237(0),
.VAR193(0),
.VAR374(0),
.VAR142(0),
.VAR299(0),
.VAR170(0),
.VAR119(0),
.VAR58(0),
.VAR263(0),
.VAR220(0),
.VAR190(1),
.VAR298(0),
.VAR366(0),
.VAR414(0),
.VAR164(1),
.VAR126(0),
.VAR256(0),
.VAR261(0),
.VAR412(2),
.VAR344(1),
.VAR327(1),
.VAR181(1),
.VAR133(1),
.VAR43(1),
.VAR240(1),
.VAR196(0),
.VAR189(0),
.VAR367(1),
.VAR8("VAR108"),
.VAR195(1),
.VAR287(0),
.VAR117(0),
.VAR262(0),
.VAR67(1),
.VAR47("512x72"),
.VAR10(4),
.VAR282(1022),
.VAR20(1022),
.VAR246(1022),
.VAR91(1022),
.VAR7(1022),
.VAR141(1022),
.VAR124(5),
.VAR216(0),
.VAR276(5),
.VAR301(5),
.VAR280(5),
.VAR50(5),
.VAR348(5),
.VAR34(5),
.VAR260(13),
.VAR140(1023),
.VAR316(1023),
.VAR258(1023),
.VAR311(1023),
.VAR166(1023),
.VAR184(1023),
.VAR372(12),
.VAR138(0),
.VAR336(5),
.VAR9(5),
.VAR235(5),
.VAR28(5),
.VAR171(5),
.VAR66(5),
.VAR368(0),
.VAR152(7),
.VAR42(128),
.VAR353(1),
.VAR15(7),
.VAR210(0),
.VAR211(0),
.VAR149(0),
.VAR224(0),
.VAR32(0),
.VAR400(0),
.VAR52(0),
.VAR323(2),
.VAR165(0),
.VAR179(0),
.VAR109(0),
.VAR82(0),
.VAR107(1),
.VAR393(0),
.VAR49(0),
.VAR331(0),
.VAR48(0),
.VAR104(0),
.VAR317(0),
.VAR349(0),
.VAR24(0),
.VAR54(0),
.VAR318(0),
.VAR39(0),
.VAR286(0),
.VAR334(0),
.VAR345(0),
.VAR59(4),
.VAR101(16),
.VAR176(1024),
.VAR100(16),
.VAR359(1024),
.VAR38(16),
.VAR199(1024),
.VAR325(16),
.VAR131(1),
.VAR328(4),
.VAR4(10),
.VAR227(4),
.VAR11(10),
.VAR77(4),
.VAR395(10),
.VAR64(4),
.VAR202(1),
.VAR89(0)
)
VAR145 (
.VAR233(rst),
.VAR178(VAR102),
.VAR380(VAR407),
.VAR342(din),
.VAR27(VAR252),
.VAR3(VAR221),
.VAR350(dout),
.VAR105(VAR213),
.VAR271(VAR378),
.VAR389(valid),
.VAR1(),
.VAR387(),
.VAR307(),
.VAR242(),
.VAR371(),
.VAR321(),
.VAR46(),
.VAR390(),
.VAR232(),
.VAR354(),
.VAR288(),
.VAR63(),
.VAR294(),
.VAR116(),
.VAR405(),
.VAR396(),
.VAR402(),
.VAR270(),
.VAR121(),
.VAR309(),
.VAR297(),
.VAR296(),
.VAR352(),
.VAR163(),
.VAR168(),
.VAR72(),
.VAR114(),
.VAR76(),
.VAR144(),
.VAR268(),
.VAR248(),
.VAR162(),
.VAR153(),
.VAR384(),
.VAR79(),
.VAR302(),
.VAR277(),
.VAR250(),
.VAR44(),
.VAR134(),
.VAR356(),
.VAR339(),
.VAR111(),
.VAR255(),
.VAR26(),
.VAR207(),
.VAR69(),
.VAR300(),
.VAR332(),
.VAR90(),
.VAR357(),
.VAR411(),
.VAR197(),
.VAR226(),
.VAR74(),
.VAR415(),
.VAR223(),
.VAR347(),
.VAR358(),
.VAR266(),
.VAR377(),
.VAR130(),
.VAR182(),
.VAR83(),
.VAR212(),
.VAR209(),
.VAR150(),
.VAR392(),
.VAR275(),
.VAR406(),
.VAR381(),
.VAR33(),
.VAR229(),
.VAR68(),
.VAR375(),
.VAR53(),
.VAR281(),
.VAR355(),
.VAR191(),
.VAR383(),
.VAR198(),
.VAR241(),
.VAR146(),
.VAR154(),
.VAR219(),
.VAR135(),
.VAR187(),
.VAR279(),
.VAR96(),
.VAR80(),
.VAR208(),
.VAR283(),
.VAR25(),
.VAR93(),
.VAR312(),
.VAR200(),
.VAR251(),
.VAR304(),
.VAR338(),
.VAR51(),
.VAR231(),
.VAR94(),
.VAR188(),
.VAR129(),
.VAR201(),
.VAR245(),
.VAR340(),
.VAR320(),
.VAR373(),
.VAR291(),
.VAR397(),
.VAR265(),
.VAR97(),
.VAR253(),
.VAR343(),
.VAR315(),
.VAR128(),
.VAR306(),
.VAR36(),
.VAR95(),
.VAR167(),
.VAR18(),
.VAR385(),
.VAR293(),
.VAR364(),
.VAR363(),
.VAR123(),
.VAR239(),
.VAR376(),
.VAR73(),
.VAR86(),
.VAR137(),
.VAR215(),
.VAR13(),
.VAR249(),
.VAR65(),
.VAR6(),
.VAR365(),
.VAR92(),
.VAR228(),
.VAR185(),
.VAR56(),
.VAR267(),
.VAR362(),
.VAR113(),
.VAR308(),
.VAR115(),
.VAR295(),
.VAR22(),
.VAR218(),
.VAR305(),
.VAR335(),
.VAR382(),
.VAR273(),
.VAR158(),
.VAR40(),
.VAR30(),
.VAR391(),
.VAR269(),
.VAR333(),
.VAR81(),
.VAR203(),
.VAR238(),
.VAR160(),
.VAR289(),
.VAR112(),
.VAR148(),
.VAR388(),
.VAR409(),
.VAR84(),
.VAR204(),
.VAR55(),
.VAR21(),
.VAR5(),
.VAR401(),
.VAR120(),
.VAR225(),
.VAR88(),
.VAR247(),
.VAR254(),
.VAR99(),
.VAR410(),
.VAR14(),
.VAR274(),
.VAR341(),
.VAR285(),
.VAR60(),
.VAR177(),
.VAR175(),
.VAR61(),
.VAR173(),
.VAR180(),
.VAR337(),
.VAR127(),
.VAR214(),
.VAR139(),
.VAR244(),
.VAR324(),
.VAR172(),
.VAR236(),
.VAR17(),
.VAR85(),
.VAR147(),
.VAR222(),
.VAR303(),
.VAR278()
);
endmodule
|
gpl-2.0
|
google/skywater-pdk-libs-sky130_fd_io
|
cells/top_power_lvc_wpad/sky130_fd_io__top_power_lvc_wpad.pp.symbol.v
| 1,913 |
module MODULE1 (
inout VAR2 ,
inout VAR20 ,
inout VAR17 ,
inout VAR5 ,
inout VAR6 ,
inout VAR9 ,
inout VAR7 ,
inout VAR14 ,
inout VAR12 ,
inout VAR13 ,
inout VAR18 ,
inout VAR4 ,
inout VAR15 ,
inout VAR8 ,
inout VAR10,
inout VAR16,
inout VAR1 ,
inout VAR19 ,
inout VAR11 ,
inout VAR3
);
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_lp
|
cells/dfxbp/sky130_fd_sc_lp__dfxbp.symbol.v
| 1,338 |
module MODULE1 (
input VAR1 ,
output VAR6 ,
output VAR5,
input VAR8
);
supply1 VAR7;
supply0 VAR2;
supply1 VAR4 ;
supply0 VAR3 ;
endmodule
|
apache-2.0
|
olajep/oh
|
src/adi/hdl/library/axi_dmac/axi_dmac_regmap_request.v
| 10,612 |
module MODULE1 #(
parameter VAR53 = 0,
parameter VAR49 = 1,
parameter VAR63 = 1,
parameter VAR58 = 7,
parameter VAR13 = 32,
parameter VAR21 = 24,
parameter VAR4 = 3,
parameter VAR22 = 0,
parameter VAR32 = 1,
parameter VAR67 = 1,
parameter VAR40 = 0,
parameter VAR14 = 0
) (
input clk,
input reset,
output VAR8,
output VAR37,
input VAR72,
input VAR51,
input [8:0] VAR11,
input [31:0] VAR39,
input [8:0] VAR10,
output reg [31:0] VAR2,
input VAR38,
output VAR7,
input VAR57,
output [VAR13-1:VAR49] VAR62,
output [VAR13-1:VAR63] VAR55,
output [VAR21-1:0] VAR45,
output [VAR21-1:0] VAR34,
output [VAR21-1:0] VAR60,
output [VAR21-1:0] VAR44,
output VAR79,
output VAR31,
input VAR71,
input [VAR58-1:0] VAR64,
input VAR47,
input VAR43,
output reg VAR76 = 1'b1
);
localparam VAR70 = (VAR40 == 1) ? 32 : VAR21;
reg VAR26 = 1'b0;
wire VAR16;
reg [1:0] VAR28 = 2'b0;
reg [1:0] VAR77 = 2'b0;
reg [3:0] VAR69 = 4'b0;
reg [VAR13-1:VAR49] VAR66 = 'h00;
reg [VAR13-1:VAR63] VAR54 = 'h00;
reg [VAR21-1:0] VAR46 = {VAR4{1'b1}};
reg VAR56 = VAR22 ? 1'b1 : 1'b0;
reg VAR68 = 1'b1;
reg VAR25 = 1'b0;
wire VAR15;
reg VAR17 = 1'b0;
wire [VAR70+2-1:0] VAR42;
wire VAR48;
wire VAR3;
reg VAR23 = 1'b0;
reg [VAR70-1:0] VAR9 = 'h0;
reg VAR5 = 1'b0;
reg [1:0] VAR30 = 'h0;
wire VAR50;
assign VAR62 = VAR66;
assign VAR55 = VAR54;
assign VAR45 = VAR46;
assign VAR79 = VAR14 ? 1'b1 : 1'b0;
assign VAR31 = VAR68;
always @(posedge clk) begin
if (reset == 1'b1) begin
VAR54 <= 'h00;
VAR66 <= 'h00;
VAR46[VAR21-1:VAR4] <= 'h00;
VAR26 <= 1'b0;
VAR56 <= VAR22 ? 1'b1 : 1'b0;
VAR68 <= 1'b1;
VAR25 <= 1'b0;
end else begin
if (VAR38 == 1'b1) begin
if (VAR72 == 1'b1 && VAR11 == 9'h102) begin
VAR26 <= VAR26 | VAR39[0];
end else if (VAR8 == 1'b1) begin
VAR26 <= 1'b0;
end
end else begin
VAR26 <= 1'b0;
end
if (VAR72 == 1'b1) begin
case (VAR11)
9'h103: begin
if (VAR22) VAR56 <= VAR39[0];
VAR68 <= VAR39[1];
VAR25 <= VAR39[2];
end
9'h104: VAR66 <= VAR39[VAR13-1:VAR49];
9'h105: VAR54 <= VAR39[VAR13-1:VAR63];
9'h106: VAR46[VAR21-1:VAR4] <= VAR39[VAR21-1:VAR4];
endcase
end
end
end
always @(*) begin
case (VAR10)
9'h101: VAR2 <= VAR28;
9'h102: VAR2 <= VAR26;
9'h103: VAR2 <= {29'h00, VAR25, VAR68, VAR56}; 9'h104: VAR2 <= VAR32 ? {VAR66,{VAR49{1'b0}}} : 'h00;
9'h105: VAR2 <= VAR67 ? {VAR54,{VAR63{1'b0}}} : 'h00;
9'h106: VAR2 <= VAR46;
9'h107: VAR2 <= VAR34;
9'h108: VAR2 <= VAR60;
9'h109: VAR2 <= VAR44;
9'h10a: VAR2 <= {VAR23,27'b0,VAR69};
9'h10b: VAR2 <= VAR77;
9'h10c: VAR2 <= 32'h0;
9'h112: VAR2 <= VAR9;
9'h113: VAR2 <= VAR42[VAR70-1 : 0]; 9'h114: VAR2 <= VAR42[VAR70+: 2]; default: VAR2 <= 32'h00;
endcase
end
generate
if (VAR40 == 1) begin
reg [VAR21-1:0] VAR78 = 'h00;
reg [VAR21-1:0] VAR74 = 'h00;
reg [VAR21-1:0] VAR33 = 'h00;
always @(posedge clk) begin
if (reset == 1'b1) begin
VAR78 <= 'h00;
VAR33[VAR21-1:VAR49] <= 'h00;
VAR74[VAR21-1:VAR63] <= 'h00;
end else if (VAR72 == 1'b1) begin
case (VAR11)
9'h107: VAR78 <= VAR39[VAR21-1:0];
9'h108: VAR33[VAR21-1:VAR49] <= VAR39[VAR21-1:VAR49];
9'h109: VAR74[VAR21-1:VAR63] <= VAR39[VAR21-1:VAR63];
endcase
end
end
assign VAR34 = VAR78;
assign VAR60 = VAR33;
assign VAR44 = VAR74;
end else begin
assign VAR34 = 'h0;
assign VAR60 = 'h0;
assign VAR44 = 'h0;
end
endgenerate
assign VAR8 = VAR56 ? 1'b0 : VAR26 & VAR16;
assign VAR37 = VAR56 ? 1'b0 : VAR71 & VAR43 & VAR76;
assign VAR7 = VAR26;
assign VAR16 = VAR57;
always @(posedge clk) begin
if (VAR38 == 1'b0) begin
VAR28 <= 2'h0;
VAR77 <= 2'h0;
VAR69 <= 4'h0;
end else begin
if (VAR8 == 1'b1) begin
VAR28 <= VAR28 + 1'b1;
VAR69[VAR28] <= 1'b0;
end
if (VAR37 == 1'b1) begin
VAR77 <= VAR77 + 1'b1;
VAR69[VAR77] <= 1'b1;
end
end
end
assign VAR3 = VAR51 && VAR10 == 'h114;
assign VAR50 = VAR43 & VAR76 & VAR47 & VAR25;
always @(posedge clk) begin
if (VAR38 == 1'b0) begin
VAR23 <= 1'b0;
end else begin
if (VAR50 == 1'b1) begin
VAR23 <= 1'b1;
end else if (VAR3 == 1'b1) begin
VAR23 <= 1'b0;
end else if (VAR48 == 1'b1) begin
VAR23 <= 1'b1;
end
end
end
always @(posedge clk)
begin
if (VAR43 == 1'b1 & VAR76 == 1'b1) begin
VAR9 <= VAR9 + VAR64 + 1'b1;
VAR30 <= VAR77;
end else if (VAR5 == 1'b1) begin
VAR9 <= 'h0;
end
end
always @(posedge clk)
begin
if (VAR38 == 1'b0) begin
VAR76 <= 1'b1;
end else if (VAR76 == 1'b1) begin
VAR76 <= ~VAR43;
end else if (VAR15 == 1'b1) begin
VAR76 <= 1'b1;
end
end
always @(posedge clk)
begin
if (VAR43 == 1'b1 && VAR76 == 1'b1) begin
VAR17 <= VAR50;
VAR5 <= VAR37;
end else if (VAR15 == 1'b1) begin
VAR17 <= 1'b0;
end
end
VAR24 #(
.VAR19(VAR70 + 2),
.VAR6(2),
.VAR36(0)
) VAR35 (
.VAR61(clk),
.VAR27(VAR38),
.VAR52(VAR17),
.VAR18(VAR15),
.VAR73(),
.VAR29({VAR30, VAR9}),
.VAR20(),
.VAR65(clk),
.VAR59(VAR38),
.VAR12(VAR48),
.VAR41(VAR3 & VAR48),
.VAR75(VAR42),
.VAR1()
);
endmodule
|
mit
|
csturton/wirepatch
|
system/hardware/cores/or1200/or1200_except.v
| 22,227 |
module MODULE1
(
clk, rst,
VAR65, VAR97, VAR116, VAR21, VAR85, VAR138,
VAR32, VAR108, VAR105, VAR46, VAR43, VAR145,
VAR148, VAR102, VAR33, VAR144, VAR86, VAR126,
VAR87, VAR3, VAR139, VAR39, VAR64, VAR13, VAR44,
VAR135, VAR66, VAR92, VAR81, VAR60,
VAR96, VAR25, VAR80, VAR55, VAR115, VAR136,
VAR119, VAR50, VAR77, VAR57, VAR91, VAR134, VAR125, VAR8, VAR58,
VAR1, VAR137, VAR88, VAR99, VAR101, VAR128, VAR2, VAR56,
VAR48, VAR100, VAR95, VAR90, VAR49, VAR75, VAR28,
VAR124,
VAR72, VAR69, VAR93,
VAR142, VAR143, VAR62, VAR118
);
input clk;
input rst;
input VAR65;
input VAR97;
input VAR116;
input VAR21;
input VAR85;
input VAR138;
input VAR32;
input VAR108;
input VAR105;
input VAR46;
input VAR43;
input VAR145;
input VAR148;
input VAR75;
input VAR28;
input VAR102;
input VAR33;
input VAR144;
input VAR86;
input VAR126;
input VAR87;
input [31:0] VAR3;
output [31:0] VAR139;
output [31:0] VAR39;
output [31:0] VAR64;
input [31:0] VAR50;
input [VAR84-1:0] VAR77;
input [24:0] VAR1;
input VAR137;
input VAR88;
input VAR57;
input VAR91;
input VAR134;
input VAR125;
output [31:0] VAR8;
output [31:0] VAR58;
output [VAR141-1:0] VAR99;
input [VAR141-1:0] VAR128;
input VAR101;
input [VAR141-1:0] VAR2;
input [31:0] VAR56;
input VAR13;
input VAR44;
output VAR66;
output VAR135;
output [VAR94-1:0] VAR92;
output VAR81;
output VAR60;
output [13:0] VAR96;
output [13:0] VAR25;
input VAR80;
input [VAR67-1:0] VAR115;
output [31:0] VAR136;
output [31:0] VAR119;
output VAR48;
output VAR55;
input VAR100;
input VAR95;
input VAR90;
input VAR49;
output VAR124;
input VAR72;
input VAR69;
input VAR93;
output reg [31:0] VAR142;
output reg [31:0] VAR143;
output reg [VAR141-1:0] VAR62;
input [31:0] VAR118;
wire [VAR16-1:0] VAR70;
reg [VAR94-1:0] VAR92 ;
reg [31:0] VAR139 ;
reg VAR113;
reg [31:0] VAR39 ;
reg VAR109;
reg [31:0] VAR64 ;
reg [31:0] VAR61;
reg [31:0] VAR8;
reg [31:0] VAR58;
reg [VAR141-1:0] VAR99;
reg [2:0] VAR11;
reg [2:0] VAR23;
reg [VAR16-1:0] state;
reg VAR135;
reg VAR18;
reg VAR4 ;
reg VAR82;
reg VAR71;
wire VAR60;
wire VAR66 ;
reg [2:0] VAR89;
reg [2:0] VAR9;
wire VAR133;
wire VAR112;
wire VAR122;
wire VAR15;
reg VAR124;
reg VAR54 ;
reg VAR26;
reg VAR120;
reg VAR140;
reg VAR41 ;
reg VAR146 ;
wire VAR111 = VAR26 ? VAR140 : VAR77[VAR17];
wire VAR131 = VAR26 ? VAR120 : VAR2[VAR45];
wire VAR132 = VAR26 ? VAR41: VAR1[VAR24] ;
wire VAR52 = VAR26 ? VAR146: VAR1[VAR107] ;
assign VAR70 = state;
assign VAR60 = VAR135 & VAR81;
assign VAR81 = (VAR92 != VAR130) & VAR135;
assign VAR133 = VAR108 & (VAR2[VAR76] |
(VAR101 & VAR128[VAR76]))
& VAR113 & VAR89[2] & ~VAR86 & ~VAR102
& ~VAR4 & ~(VAR101 & ~VAR128[VAR76]);
assign VAR112 = VAR148 & (VAR2[VAR34] |
(VAR101 & VAR128[VAR34])) & VAR113
& VAR9[2] & ~VAR86 & ~VAR102
& ~VAR4 & ~(VAR101 & ~VAR128[VAR34]);
assign VAR122 = VAR75 & VAR28 & ~VAR86 & ~VAR102
& ~VAR4;
assign VAR15 = VAR85 & VAR2[VAR10] & ~VAR86 &
~VAR102 & ~VAR4;
assign VAR15 = 0;
assign VAR48 = ((VAR97 | VAR32 | VAR138 | VAR21 |
VAR116) & ~VAR80) |
((VAR137 | VAR54) & VAR109 & !VAR131 & !VAR111);
assign VAR55 = (VAR116 & ~VAR80) | ((VAR137 | VAR54) & VAR109
& !VAR131 & !VAR111) ;
reg [31:0] VAR136;
always @(posedge clk)
if(~VAR80 & ~VAR86)
VAR136 <= VAR39;
reg [31:0] VAR119;
always @(posedge clk)
if(~VAR80 & ~VAR86)
VAR119 <= VAR3;
assign VAR25 = {
VAR23[1] & ~VAR77[VAR36],
VAR23[0] & ~VAR77[VAR40],
VAR23[2] & ~VAR77[VAR37],
VAR116 & ~VAR80 & ~VAR77[VAR73],
VAR21 & ~VAR77[VAR35],
VAR138 & ~VAR77[VAR106],
VAR46 & ~VAR77[VAR17],
VAR105 & ~VAR77[VAR110] & ~VAR86,
VAR32 & ~VAR77[VAR7],
VAR97 & ~VAR77[VAR37],
VAR15 & ~VAR77[VAR103],
VAR122 & ~VAR77[VAR22],
VAR133 & ~VAR77[VAR147],
VAR112 & ~VAR77[VAR31]
};
wire VAR47 = !VAR86 && !VAR80 && (1'b0
|| VAR132
|| ((VAR115 != VAR42) && (VAR115 != VAR27) && VAR52)
);
assign VAR96 = {
VAR112 & VAR77[VAR31],
VAR133 & VAR77[VAR147],
VAR23[1] & VAR77[VAR36],
VAR23[0] & VAR77[VAR40],
VAR23[2] & VAR77[VAR37],
VAR116 & ~VAR80 & VAR77[VAR73],
VAR21 & VAR77[VAR35],
VAR138 & VAR77[VAR106],
VAR32 & VAR77[VAR7],
VAR97 & VAR77[VAR37],
VAR15 & VAR77[VAR103],
VAR46 & VAR77[VAR17],
VAR122 & VAR77[VAR22],
VAR105 & VAR77[VAR110] & ~VAR86
};
always @(posedge clk or VAR98 rst) begin
if (rst == VAR29) begin
VAR54 <= 1'b0 ;
end
else if (!(VAR54 && !VAR109)) begin
VAR54 <= VAR47 & !VAR111 & !VAR131 ;
end
end
always @(posedge clk or VAR98 rst) begin
if (rst == VAR29) begin
VAR26 <= 1'b0 ;
VAR120 <= 1'b0 ;
VAR140 <= 1'b0 ;
VAR41 <= 1'b0 ;
VAR146 <= 1'b0 ;
end
else begin
VAR26 <= VAR86 ;
if (!VAR26 || VAR80) begin
VAR120 <= VAR2 [VAR45 ] ;
VAR140 <= VAR77 [VAR17 ] ;
VAR41 <= VAR1[VAR24] ;
VAR146 <= VAR1[VAR107] ;
end
end
end
function [31:0] VAR79;
VAR79 = VAR64;
endfunction
function [31:0] VAR78;
VAR78 = VAR139;
endfunction
function [31:0] VAR123;
VAR123 = VAR39;
endfunction function [3:0] VAR5;
VAR5 = VAR92;
endfunction
always @(posedge clk or VAR98 rst) begin
if (rst == VAR29) begin
VAR139 <= 32'd0;
VAR113 <= 1'b0 ;
VAR11 <= 3'b000;
end
else if (VAR13) begin
VAR113 <= 1'b0 ;
VAR11 <= 3'b000;
end
else if (!VAR144) begin
VAR139 <= VAR3;
VAR113 <= 1'b1 ;
VAR11 <= { VAR65, VAR43, VAR145 };
end
end
always @(VAR98 rst or posedge clk)
if (rst == VAR29)
VAR89 <= 3'b000;
else if (!VAR2[VAR76])
VAR89 <= 3'b000;
else
VAR89 <= {VAR89[1:0], 1'b1};
always @(VAR98 rst or posedge clk)
if (rst == VAR29)
VAR9 <= 3'b000;
else if (!VAR2[VAR34])
VAR9 <= 3'b000;
else
VAR9 <= {VAR9[1:0], 1'b1};
always @(posedge clk or VAR98 rst) begin
if (rst == VAR29) begin
VAR4 <= 1'b0;
VAR39 <= 32'd0;
VAR109 <= 1'b0 ;
VAR23 <= 3'b000;
VAR82 <= 1'b0;
VAR71 <= 1'b0;
end
else if (VAR44) begin
VAR4 <= 1'b0;
VAR109 <= 1'b0 ;
VAR23 <= 3'b000;
VAR82 <= 1'b0;
VAR71 <= 1'b0;
end
else if (!VAR86 & VAR144) begin
VAR4 <= 1'b0;
VAR39 <= VAR139;
VAR109 <= VAR113 ;
VAR23 <= 3'b000;
VAR82 <= VAR4;
VAR71 <= VAR82;
end
else if (!VAR86) begin
VAR4 <= VAR102;
VAR39 <= VAR139;
VAR109 <= VAR113 ;
VAR23 <= VAR11;
VAR82 <= VAR4;
VAR71 <= VAR82;
end
end
always @(posedge clk or VAR98 rst) begin
if (rst == VAR29) begin
VAR64 <= 32'd0;
VAR61 <= 32'd0;
end
else if (!VAR126) begin
VAR64 <= VAR39;
VAR61 <= VAR64;
end
end
assign VAR66 = |VAR25 & ~|state;
always @(posedge clk or VAR98 rst) begin
if (rst == VAR29) begin
state <= VAR12;
VAR92 <= VAR130;
VAR135 <= 1'b0;
VAR8 <= 32'b0;
VAR58 <= 32'b0;
VAR99 <= {2'h1, {VAR141-3{1'b0}}, 1'b1};
VAR142 <= 0;
VAR143 <= 0;
VAR62 <= 0;
VAR18 <= 1'b0;
VAR124 <= 1'b0;
end
else begin
end
case (state) else
case (state) VAR51
if (VAR66) begin
state <= VAR20;
VAR135 <= 1'b1;
VAR99 <= VAR101 ? VAR128 : VAR2;
VAR142 <= VAR8;
VAR143 <= VAR58;
VAR62 <= VAR99;
casez (VAR25)
14'b1?????????????: begin
VAR92 <= VAR14;
VAR58 <= VAR4 ?
VAR39 : VAR39;
VAR8 <= VAR4 ?
VAR64 : VAR39;
VAR124 <= VAR4;
end
14'b01????????????: begin
VAR92 <= VAR121;
VAR58 <= VAR4 ?
VAR39 : VAR82 ?
VAR139 : VAR71 ?
VAR139 : VAR139;
VAR8 <= VAR4 ?
VAR64 : VAR82 ?
VAR139 : VAR71 ?
VAR139 : VAR139;
VAR124 <= VAR4;
end
14'b001???????????: begin VAR92 <= VAR59;
VAR58 <= VAR4 ?
VAR64 : VAR39;
VAR8 <= VAR4 ?
VAR64 : VAR39;
VAR124 <= VAR4;
end
14'b0001??????????: begin
VAR92 <= VAR129;
VAR58 <= VAR39;
VAR8 <= VAR4 ? VAR64 :
VAR82 ? VAR61 :
VAR39;
VAR124 <= VAR4;
end
14'b00001?????????: begin
VAR92 <= VAR68;
VAR58 <= VAR56;
VAR8 <= VAR4 ?
VAR64 : VAR39;
VAR124 <= VAR4;
end
14'b000001????????: begin
VAR92 <= VAR53;
VAR58 <= VAR56;
VAR8 <= VAR4 ?
VAR64 : VAR82 ?
VAR61 : VAR39;
VAR124 <= VAR4;
end
14'b0000001???????: begin
VAR92 <= VAR83;
VAR8 <= VAR4 ?
VAR64 : VAR82 ?
VAR139 : VAR39;
VAR124 <= VAR4;
end
14'b00000001??????: begin
VAR92 <= VAR38;
VAR8 <= VAR4 ?
VAR64 : VAR82 ?
VAR139 : VAR71 ?
VAR139 : VAR139;
VAR124 <= VAR4;
end
14'b000000001?????: begin
VAR92 <= VAR114;
VAR58 <= VAR56;
VAR8 <= VAR4 ?
VAR64 : VAR82 ?
VAR61 : VAR39;
VAR124 <= VAR4;
end
14'b0000000001????: begin VAR92 <= VAR59;
VAR58 <= VAR56;
VAR8 <= VAR4 ?
VAR64 : VAR82 ?
VAR61 : VAR39;
VAR124 <= VAR4;
end
14'b00000000001???: begin
VAR92 <= VAR127;
VAR8 <= VAR4 ?
VAR64 : VAR82 ?
VAR61 : VAR71 ?
VAR139 : VAR39;
VAR124 <= VAR4;
end
14'b000000000001??: begin
VAR92 <= VAR19;
VAR8 <= VAR139;
VAR124 <= VAR4;
end
14'b0000000000001?: begin
VAR92 <= VAR74;
VAR8 <= VAR139;
VAR124 <= VAR4;
end
14'b00000000000001: begin
VAR92 <= VAR30;
VAR8 <= VAR139;
VAR124 <= VAR4;
end
default:
VAR92 <= VAR130;
endcase
end
else if (VAR125) begin
state <= VAR20;
VAR135 <= 1'b1;
end
else begin
if (VAR57)
VAR8 <= VAR50;
if (VAR91)
VAR58 <= VAR50;
if (VAR134)
VAR99 <= {VAR50[VAR141-1], 1'b1, VAR50[VAR141-3:0]};
if(VAR72)
VAR142 <= VAR50;
if(VAR69)
VAR143 <= VAR50;
if(VAR93)
VAR62 <= VAR50;
end
if (VAR100 | VAR95 | VAR33)
state <= VAR63;
if (VAR92 == VAR83) begin
state <= VAR12;
VAR135 <= 1'b0;
VAR18 <= 1'b0;
VAR92 <= VAR130;
end
else
state <= VAR6;
begin
state <= VAR117;
end
state <= VAR104;
VAR135 <= 1'b0;
VAR18 <= 1'b0; end
default: begin
if (!VAR87 && !VAR144 && !VAR80) begin
state <= VAR12;
VAR92 <= VAR130;
VAR18 <= 1'b0;
end
end
endcase
end
end
endmodule
|
mit
|
pavel-demin/red-pitaya-notes
|
cores/axis_bram_reader_v1_0/axis_bram_reader.v
| 2,978 |
module MODULE1 #
(
parameter integer VAR2 = 32,
parameter integer VAR20 = 32,
parameter integer VAR12 = 10,
parameter VAR7 = "VAR5"
)
(
input wire VAR10,
input wire VAR6,
input wire [VAR12-1:0] VAR25,
output wire [VAR12-1:0] VAR14,
input wire VAR16,
output wire [VAR2-1:0] VAR17,
output wire VAR22,
output wire VAR24,
output wire VAR13,
output wire VAR1,
output wire [VAR12-1:0] VAR8,
input wire [VAR20-1:0] VAR21
);
reg [VAR12-1:0] VAR26, VAR15;
reg [VAR12-1:0] VAR27;
reg VAR19, VAR3;
wire [VAR12-1:0] VAR18;
wire VAR9, VAR11;
always @(posedge VAR10)
begin
if(~VAR6)
begin
VAR26 <= {(VAR12){1'b0}};
VAR27 <= {(VAR12){1'b0}};
VAR19 <= 1'b0;
end
else
begin
VAR26 <= VAR15;
VAR27 <= VAR25;
VAR19 <= VAR3;
end
end
assign VAR18 = VAR26 + 1'b1;
assign VAR9 = VAR26 < VAR27;
assign VAR11 = ~VAR9;
generate
if(VAR7 == "VAR23")
begin : VAR7
always @*
begin
VAR15 = VAR26;
VAR3 = VAR19;
if(~VAR19 & VAR9)
begin
VAR3 = 1'b1;
end
if(VAR16 & VAR19 & VAR9)
begin
VAR15 = VAR18;
end
if(VAR16 & VAR19 & VAR11)
begin
VAR15 = {(VAR12){1'b0}};
end
end
end
else
begin : VAR4
always @*
begin
VAR15 = VAR26;
VAR3 = VAR19;
if(~VAR19 & VAR9)
begin
VAR3 = 1'b1;
end
if(VAR16 & VAR19 & VAR9)
begin
VAR15 = VAR18;
end
if(VAR16 & VAR19 & VAR11)
begin
VAR3 = 1'b0;
end
end
end
endgenerate
assign VAR14 = VAR26;
assign VAR17 = VAR21;
assign VAR22 = VAR19;
assign VAR24 = VAR19 & VAR11;
assign VAR13 = VAR10;
assign VAR1 = ~VAR6;
assign VAR8 = VAR16 & VAR19 ? VAR15 : VAR26;
endmodule
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_hs
|
cells/and3/sky130_fd_sc_hs__and3_4.v
| 2,037 |
module MODULE1 (
VAR8 ,
VAR3 ,
VAR4 ,
VAR2 ,
VAR6,
VAR1
);
output VAR8 ;
input VAR3 ;
input VAR4 ;
input VAR2 ;
input VAR6;
input VAR1;
VAR5 VAR7 (
.VAR8(VAR8),
.VAR3(VAR3),
.VAR4(VAR4),
.VAR2(VAR2),
.VAR6(VAR6),
.VAR1(VAR1)
);
endmodule
module MODULE1 (
VAR8,
VAR3,
VAR4,
VAR2
);
output VAR8;
input VAR3;
input VAR4;
input VAR2;
supply1 VAR6;
supply0 VAR1;
VAR5 VAR7 (
.VAR8(VAR8),
.VAR3(VAR3),
.VAR4(VAR4),
.VAR2(VAR2)
);
endmodule
|
apache-2.0
|
qeedquan/fpga
|
de2-115/nios_lights/lights/synthesis/submodules/altera_reset_controller.v
| 12,020 |
module MODULE1
parameter VAR34 = 6,
parameter VAR61 = 0,
parameter VAR44 = 0,
parameter VAR46 = 0,
parameter VAR36 = 0,
parameter VAR28 = 0,
parameter VAR27 = 0,
parameter VAR65 = 0,
parameter VAR29 = 0,
parameter VAR35 = 0,
parameter VAR77 = 0,
parameter VAR9 = 0,
parameter VAR25 = 0,
parameter VAR72 = 0,
parameter VAR75 = 0,
parameter VAR73 = 0,
parameter VAR4 = 0,
parameter VAR24 = "VAR39",
parameter VAR55 = 2,
parameter VAR22 = 0,
parameter VAR11 = 3,
parameter VAR74 = 11,
parameter VAR30 = 4,
parameter VAR21 = 0
)
(
input VAR59,
input VAR79,
input VAR48,
input VAR32,
input VAR54,
input VAR53,
input VAR14,
input VAR78,
input VAR76,
input VAR40,
input VAR6,
input VAR51,
input VAR38,
input VAR31,
input VAR60,
input VAR43,
input VAR56,
input VAR69,
input VAR2,
input VAR37,
input VAR70,
input VAR20,
input VAR80,
input VAR41,
input VAR10,
input VAR16,
input VAR1,
input VAR52,
input VAR62,
input VAR71,
input VAR63,
input VAR68,
input clk,
output reg VAR13,
output reg VAR17
);
localparam VAR47 = (VAR24 == "VAR39");
localparam VAR12 = 3;
localparam VAR57 = VAR12 + VAR11;
localparam VAR19 = VAR11 > VAR30 ? VAR11 : VAR30;
localparam VAR45 = (VAR12 > VAR19) ?
VAR74 + 1 :
(
(VAR74 > VAR19)?
VAR74 + (VAR19 - VAR12 + 1) + 1 :
VAR74 + VAR30 + VAR11 - VAR12 + 2
);
localparam VAR58 = VAR30 + 1;
wire VAR8;
wire VAR5;
wire VAR42;
wire VAR49;
reg [VAR57: 0] VAR26;
reg [VAR45-1: 0] VAR64;
reg VAR33;
reg VAR67;
assign VAR8 = (
VAR59 |
VAR79 |
VAR48 |
VAR32 |
VAR54 |
VAR53 |
VAR14 |
VAR78 |
VAR76 |
VAR40 |
VAR6 |
VAR51 |
VAR38 |
VAR31 |
VAR60 |
VAR43
);
assign VAR5 = (
( (VAR61 == 1) ? VAR56 : 1'b0) |
( (VAR44 == 1) ? VAR69 : 1'b0) |
( (VAR46 == 1) ? VAR2 : 1'b0) |
( (VAR36 == 1) ? VAR37 : 1'b0) |
( (VAR28 == 1) ? VAR70 : 1'b0) |
( (VAR27 == 1) ? VAR20 : 1'b0) |
( (VAR65 == 1) ? VAR80 : 1'b0) |
( (VAR29 == 1) ? VAR41 : 1'b0) |
( (VAR35 == 1) ? VAR10 : 1'b0) |
( (VAR77 == 1) ? VAR16 : 1'b0) |
( (VAR9 == 1) ? VAR1 : 1'b0) |
( (VAR25 == 1) ? VAR52 : 1'b0) |
( (VAR72 == 1) ? VAR62 : 1'b0) |
( (VAR75 == 1) ? VAR71 : 1'b0) |
( (VAR73 == 1) ? VAR63 : 1'b0) |
( (VAR4 == 1) ? VAR68 : 1'b0)
);
generate if (VAR24 == "none" && (VAR22==0)) begin
assign VAR42 = VAR8;
assign VAR49 = VAR5;
end else begin
VAR66
.VAR7 (VAR55),
.VAR47(VAR22? 1'b1 : VAR47)
)
VAR3
(
.clk (clk),
.VAR15 (VAR8),
.VAR13 (VAR42)
);
VAR66
.VAR7 (VAR55),
.VAR47(0)
)
VAR23
(
.clk (clk),
.VAR15 (VAR5),
.VAR13 (VAR49)
);
end
endgenerate
generate if ( ( (VAR22 == 0) && (VAR21==0) )|
( (VAR21 == 1) && (VAR24 != "VAR39") ) ) begin
always @* begin
VAR13 = VAR42;
VAR17 = VAR49;
end
end else if ( (VAR22 == 0) && (VAR21==1) ) begin
wire VAR50;
VAR66
.VAR7 (VAR55+1),
.VAR47(0)
)
VAR18
(
.clk (clk),
.VAR15 (VAR42),
.VAR13 (VAR50)
);
always @* begin
VAR13 = VAR50;
VAR17 = VAR49;
end
end
else begin
begin
begin
begin
begin
begin
end
begin
begin
|
mit
|
GSejas/Dise-o-ASIC-FPGA-FPU
|
ASIC_FLOW/ASIC_fpu/integracion_fisica/front_end/source/RecursiveKOA_Weighted.v
| 6,488 |
module MODULE1
(
input wire clk,
input wire rst,
input wire VAR31,
input wire [VAR22-1:0] VAR17,
input wire [VAR22-1:0] VAR25,
output wire [2*VAR22-1:0] VAR34
);
wire [1:0] VAR35;
wire [3:0] VAR36;
assign VAR35 = 2'b00;
assign VAR36 = 4'b0000;
wire [VAR22/2-1:0] VAR16;
wire [VAR22/2:0] VAR33;
wire [VAR22/2-3:0] VAR20;
wire [VAR22/2-4:0] VAR21;
reg [4*(VAR22/2)+2:0] VAR11;
reg [4*(VAR22/2)-1:0] VAR14;
assign VAR16 = {(VAR22/2){1'b0}};
assign VAR33 = {(VAR22/2+1){1'b0}};
assign VAR20 = {(VAR22/2-4){1'b0}}; assign VAR21 = {(VAR22/2-5){1'b0}};
localparam VAR4 = VAR22/2;
generate
case (VAR22%2)
0:begin : VAR27
reg [VAR22/2:0] VAR8;
reg [VAR22/2:0] VAR15;
wire [VAR22-1:0] VAR1;
wire [VAR22-1:0] VAR28;
wire [VAR22+1:0] VAR26;
reg [2*(VAR22/2+2)-1:0] VAR37;
reg [VAR22+1:0] VAR23;
VAR12 #(.VAR22(VAR22/2)) VAR19(
.clk(clk),
.VAR17(VAR17[VAR22-1:VAR22-VAR22/2]),
.VAR25(VAR25[VAR22-1:VAR22-VAR22/2]),
.VAR18(VAR1)
);
VAR12 #(.VAR22(VAR22/2)) VAR5(
.clk(clk),
.VAR17(VAR17[VAR22-VAR22/2-1:0]),
.VAR25(VAR25[VAR22-VAR22/2-1:0]),
.VAR18(VAR28)
);
VAR12 #(.VAR22((VAR22/2)+1)) VAR10 (
VAR30 #(.VAR22((VAR22/2)+1)) VAR10 (
.clk(clk),
.VAR17(VAR8),
.VAR25(VAR15),
.VAR18(VAR26)
);
always @* begin : VAR13
VAR8 <= (VAR17[((VAR22/2)-1):0] + VAR17[(VAR22-1) -: VAR22/2]);
VAR15 <= (VAR25[((VAR22/2)-1):0] + VAR25[(VAR22-1) -: VAR22/2]);
VAR23 <= (VAR26 - VAR1 - VAR28);
VAR11[4*(VAR22/2):0] <= {VAR20,VAR23,VAR16} + {VAR1,VAR28};
end
VAR9 #(.VAR7(4*(VAR22/2))) VAR24 ( .clk(clk),
.rst(rst),
.VAR29(VAR31),
.VAR3(VAR11[4*(VAR22/2)-1:0]),
.VAR2({VAR34})
);
end
1:begin : VAR6
reg [VAR22/2+1:0] VAR8;
reg [VAR22/2+1:0] VAR15;
wire [2*(VAR22/2)-1:0] VAR1;
wire [2*(VAR22/2+1)-1:0] VAR28;
wire [2*(VAR22/2+2)-1:0] VAR26;
reg [2*(VAR22/2+2)-1:0] VAR37;
reg [VAR22+4-1:0] VAR23;
VAR12 #(.VAR22(VAR22/2)) VAR19(
.clk(clk),
.VAR17(VAR17[VAR22-1:VAR22-VAR22/2]),
.VAR25(VAR25[VAR22-1:VAR22-VAR22/2]),
.VAR18(VAR1)
);
VAR12 #(.VAR22((VAR22/2)+1)) VAR5(
.clk(clk),
.VAR17(VAR17[VAR22-VAR22/2-1:0]),
.VAR25(VAR25[VAR22-VAR22/2-1:0]),
.VAR18(VAR28)
);
VAR12 #(.VAR22(VAR22/2+2)) VAR10 (
VAR30 #(.VAR22(VAR22/2+2)) VAR10 (
.clk(clk),
.VAR17(VAR8),
.VAR25(VAR15),
.VAR18(VAR26)
);
always @* begin : VAR32
VAR8 <= (VAR17[VAR22-VAR22/2-1:0] + VAR17[VAR22-1:VAR22-VAR22/2]);
VAR15 <= VAR25[VAR22-VAR22/2-1:0] + VAR25[VAR22-1:VAR22-VAR22/2];
VAR23 <= (VAR26 - VAR1 - VAR28);
VAR11[4*(VAR22/2)+2:0]<= {VAR21,VAR23,VAR33} + {VAR1,VAR28};
end
VAR9 #(.VAR7(4*(VAR22/2)+2)) VAR24 ( .clk(clk),
.rst(rst),
.VAR29(VAR31),
.VAR3(VAR11[2*VAR22-1:0]),
.VAR2({VAR34})
);
end
endcase
endgenerate
endmodule
|
gpl-3.0
|
andrewandrepowell/zybo_petalinux
|
zybo_petalinux_vga/zybo_petalinux_vga.ip_user_files/ipstatic/axi_protocol_converter_v2_1/hdl/verilog/axi_protocol_converter_v2_1_b2s_rd_cmd_fsm.v
| 4,201 |
module MODULE1 (
input wire clk ,
input wire reset ,
output wire VAR5 ,
input wire VAR2 ,
input wire [7:0] VAR13 ,
output wire VAR7 ,
input wire VAR4 ,
output wire VAR12 ,
input wire VAR17 ,
input wire VAR1 ,
output wire VAR14 ,
output wire VAR8
);
localparam VAR15 = 2'b00;
localparam VAR16 = 2'b01;
localparam VAR9 = 2'b10;
localparam VAR11 = 2'b11;
reg [1:0] state;
reg [1:0] VAR6;
reg [1:0] VAR3;
reg [7:0] VAR10;
always @(posedge clk) begin
if (reset) begin
state <= VAR15;
VAR6 <= VAR15;
VAR10 <= 0;
end else begin
state <= VAR3;
VAR6 <= state;
VAR10 <= VAR13;
end
end
always @( * ) begin
VAR3 = state;
case (state)
VAR15:
if (VAR2 & VAR1) begin
VAR3 = VAR16;
end else begin
VAR3 = state;
end
VAR16:
if (~VAR1 & VAR4 & VAR17) begin
VAR3 = VAR9;
end else if (VAR4 & ~VAR17)begin
VAR3 = VAR11;
end else if (VAR4 & VAR17) begin
VAR3 = VAR16;
end else begin
VAR3 = state;
end
VAR9:
if (VAR1) begin
VAR3 = VAR16;
end else begin
VAR3 = state;
end
VAR11:
VAR3 = VAR15;
default:
VAR3 = VAR15;
endcase
end
assign VAR7 = (state == VAR16);
assign VAR12 = VAR4 && (state == VAR16);
assign VAR8 = VAR12;
assign VAR14 = (state == VAR15);
assign VAR5 = ((state == VAR16) || (state == VAR11)) && (VAR3 == VAR15);
endmodule
|
gpl-3.0
|
takeshineshiro/fpga_linear_128
|
AD9273_SPI_Config.v
| 7,846 |
module MODULE1(
input VAR26,
input VAR20,
inout VAR2,
output VAR36
);
parameter
VAR31 = 8'h18,
VAR1 = 8'h2F,
VAR37 = 8'h10,
VAR9 = 8'h0F,
VAR58 = 8'h0F, VAR44 = 8'h01,
VAR19 = 8'h00,
VAR52 = 8'h00,
VAR39 = 8'h01,
VAR27 = 8'h00, VAR55 = 8'h0E, VAR24 = 8'h20,
VAR33 = 8'h0E, VAR40 = 8'h08,
VAR51 = 8'h00, VAR38 = 8'h31,
VAR46 = 8'h03, VAR57 = 8'h00,
VAR4 = 8'h00,
VAR29 = 8'h00,
VAR10 = 8'h00,
VAR47 = 8'h00,
VAR43 = 8'h00,
VAR12 = 8'h00,
VAR45 = 8'h00, VAR11 = 8'h01, VAR18 = 8'h00,
VAR13 = 8'h03, VAR54 = 8'h03, VAR14 = 8'h03, VAR16 = 8'h03, VAR48 = 8'h03, VAR7 = 8'h03, VAR30 = 8'h03, VAR34 = 8'h03;
reg [12:0] VAR5;
reg [3:0] VAR3;
reg [7:0] VAR49;
reg [7:0] VAR53;
reg VAR25;
reg VAR56 ; wire VAR32;
parameter
VAR21 = 4'd0,
VAR23 = 4'd1,
VAR50 = 4'd2,
VAR8 = 4'd3;
always @(posedge VAR20 or negedge VAR26) begin
if(~VAR26) begin
VAR5 <= 8'd0;
VAR3 <= 4'd0;
VAR49 <= 13'd0;
VAR25 <= 1'b0;
VAR3 <= VAR21;
end
else begin
if(VAR49 <= 8'd24) begin
case(VAR3)
VAR21: begin
case(VAR49)
8'd0: begin
VAR5 <= 8'h00;
VAR53 <= VAR31;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd1: begin
VAR5 <= 8'h01;
VAR53 <= VAR1;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd2: begin
VAR5 <= 8'h02;
VAR53 <= VAR37;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd3: begin
VAR5 <= 8'h04;
VAR53 <= VAR9;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd4: begin
VAR5 <= 8'h05;
VAR53 <= VAR58;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd5: begin
VAR5 <= 8'h08;
VAR53 <= VAR52;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd6: begin
VAR5 <= 8'h09;
VAR53 <= VAR39;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd7: begin
VAR5 <= 8'h0D;
VAR53 <= VAR27;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd8: begin
VAR5 <= 8'h0F;
VAR53 <= VAR55;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd9: begin
VAR5 <= 8'h10;
VAR53 <= VAR24;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd10: begin
VAR5 <= 8'h11;
VAR53 <= VAR33;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd11: begin
VAR5 <= 8'h12;
VAR53 <= VAR40;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd12: begin
VAR5 <= 8'h14;
VAR53 <= VAR51;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd13: begin
VAR5 <= 8'h15;
VAR53 <= VAR38;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd14: begin
VAR5 <= 8'h16;
VAR53 <= VAR46;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd15: begin
VAR5 <= 8'h19;
VAR53 <= VAR4;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd16: begin
VAR5 <= 8'h1A;
VAR53 <= VAR29;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd17: begin
VAR5 <= 8'h1B;
VAR53 <= VAR10;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd18: begin
VAR5 <= 8'h1C;
VAR53 <= VAR47;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd19: begin
VAR5 <= 8'h21;
VAR53 <= VAR43;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd20: begin
VAR5 <= 8'h22;
VAR53 <= VAR12;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd21: begin
VAR5 <= 8'h2B;
VAR53 <= VAR45;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd22: begin
VAR5 <= 8'h2C;
VAR53 <= VAR11;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd23: begin
VAR5 <= 8'h2D;
VAR53 <= VAR18;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
8'd24: begin
VAR5 <= 8'hFF;
VAR53 <= VAR44;
VAR3 <= VAR23;
VAR25 <= 1'b1;
end
default: begin
VAR5 <= 8'h01;
VAR53 <= VAR1; VAR56 <= ~VAR56;
VAR3 <= VAR21;
VAR25 <= 1'b0;
end
endcase
end
VAR23:begin
VAR25 <= 1'b0;
VAR3 <= VAR50;
end
VAR50:begin
if(VAR32) begin
VAR3 <= VAR8;
end
end
VAR8:begin
VAR3 <= VAR21;
VAR49 <= VAR49 + 1'b1;
end
default:begin
VAR3 <= VAR21;
end
endcase
end
else begin
VAR5 <= 8'd0;
VAR3 <= VAR21;
VAR25 <= 1'b0;
VAR3 <= VAR21;
end
end
end
VAR42 VAR17(
.VAR20(VAR20),
.VAR28(VAR25),
.VAR35({5'b0,VAR5}),
.VAR22(VAR53),
.VAR15(),
.VAR41(VAR56), .VAR36(VAR36),
.VAR2(VAR2),
.VAR6(VAR32)
);
endmodule
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_ms
|
cells/a221o/sky130_fd_sc_ms__a221o.behavioral.pp.v
| 2,199 |
module MODULE1 (
VAR5 ,
VAR17 ,
VAR14 ,
VAR13 ,
VAR12 ,
VAR16 ,
VAR15,
VAR7,
VAR3 ,
VAR20
);
output VAR5 ;
input VAR17 ;
input VAR14 ;
input VAR13 ;
input VAR12 ;
input VAR16 ;
input VAR15;
input VAR7;
input VAR3 ;
input VAR20 ;
wire VAR8 ;
wire VAR2 ;
wire VAR6 ;
wire VAR19;
and VAR1 (VAR8 , VAR13, VAR12 );
and VAR9 (VAR2 , VAR17, VAR14 );
or VAR11 (VAR6 , VAR2, VAR8, VAR16);
VAR18 VAR4 (VAR19, VAR6, VAR15, VAR7 );
buf VAR10 (VAR5 , VAR19 );
endmodule
|
apache-2.0
|
GSejas/Dise-o-ASIC-FPGA-FPU
|
ASIC_FLOW/ASIC_fpu/integracion_fisica/front_end/source/submidRecursiveKOA.v
| 5,166 |
module MODULE1
(
input wire clk,
input wire [VAR5-1:0] VAR6,
input wire [VAR5-1:0] VAR29,
output reg [2*VAR5-1:0] VAR31
);
wire [1:0] VAR28;
wire [3:0] VAR10;
assign VAR28 = 2'b00;
assign VAR10 = 4'b0000;
wire [VAR5/2-1:0] VAR9;
wire [VAR5/2:0] VAR22;
wire [VAR5/2-3:0] VAR1;
wire [VAR5/2-4:0] VAR25;
reg [4*(VAR5/2)+2:0] VAR12;
reg [4*(VAR5/2)-1:0] VAR18;
assign VAR9 = {(VAR5/2){1'b0}};
assign VAR22 = {(VAR5/2+1){1'b0}};
assign VAR1 = {(VAR5/2-4){1'b0}}; assign VAR25 = {(VAR5/2-5){1'b0}};
localparam VAR33 = VAR5/2;
generate
case (VAR5%2)
0:begin : VAR3
reg [VAR5/2:0] VAR23;
reg [VAR5/2:0] VAR2;
wire [VAR5-1:0] VAR16;
wire [VAR5-1:0] VAR26;
wire [VAR5+1:0] VAR4;
reg [VAR5-1:0] VAR13;
reg [VAR5-1:0] VAR17;
reg [VAR5+1:0] VAR7;
reg [2*(VAR5/2+2)-1:0] VAR24;
reg [VAR5+1:0] VAR30;
VAR32 #(.VAR5(VAR5/2)) VAR14(
.VAR6(VAR6[VAR5-1:VAR5-VAR5/2]),
.VAR29(VAR29[VAR5-1:VAR5-VAR5/2]),
.VAR31(VAR16)
);
VAR32 #(.VAR5(VAR5/2)) VAR11(
.VAR6(VAR6[VAR5-VAR5/2-1:0]),
.VAR29(VAR29[VAR5-VAR5/2-1:0]),
.VAR31(VAR26)
);
VAR32 #(.VAR5((VAR5/2)+1)) VAR21 (
.VAR6(VAR23),
.VAR29(VAR2),
.VAR31(VAR4)
);
always @(posedge clk) begin : VAR20
VAR13 = VAR16;
VAR17= VAR26;
VAR7 = VAR4;
end
always @* begin : VAR27
VAR23 <= (VAR6[((VAR5/2)-1):0] + VAR6[(VAR5-1) -: VAR5/2]);
VAR2 <= (VAR29[((VAR5/2)-1):0] + VAR29[(VAR5-1) -: VAR5/2]);
VAR30 <= (VAR7 - VAR13 - VAR17);
VAR31 <= {VAR1,VAR30,VAR9} + {VAR13,VAR17};
end
end
1:begin : VAR8
reg [VAR5/2+1:0] VAR23;
reg [VAR5/2+1:0] VAR2;
wire [2*(VAR5/2)-1:0] VAR16;
wire [2*(VAR5/2+1)-1:0] VAR26;
wire [2*(VAR5/2+2)-1:0] VAR4;
reg [2*(VAR5/2)-1:0] VAR13;
reg [2*(VAR5/2+1)-1:0] VAR17;
reg [2*(VAR5/2+2)-1:0] VAR7;
reg [2*(VAR5/2+2)-1:0] VAR24;
reg [VAR5+4-1:0] VAR30;
VAR32 #(.VAR5(VAR5/2)) VAR14(
.VAR6(VAR6[VAR5-1:VAR5-VAR5/2]),
.VAR29(VAR29[VAR5-1:VAR5-VAR5/2]),
.VAR31(VAR16)
);
VAR32 #(.VAR5((VAR5/2)+1)) VAR11(
.VAR6(VAR6[VAR5-VAR5/2-1:0]),
.VAR29(VAR29[VAR5-VAR5/2-1:0]),
.VAR31(VAR26)
);
VAR32 #(.VAR5(VAR5/2+2)) VAR21 (
.VAR6(VAR23),
.VAR29(VAR2),
.VAR31(VAR4)
);
always @(posedge clk) begin : VAR15
VAR13 = VAR16;
VAR17 = VAR26;
VAR7 = VAR4;
end
always @* begin : VAR19
VAR23 <= (VAR6[VAR5-VAR5/2-1:0] + VAR6[VAR5-1:VAR5-VAR5/2]);
VAR2 <= VAR29[VAR5-VAR5/2-1:0] + VAR29[VAR5-1:VAR5-VAR5/2];
VAR30 <= (VAR7 - VAR13 - VAR17);
VAR31 <= {VAR25,VAR30,VAR22} + {VAR13,VAR17};
end
end
endcase
endgenerate
endmodule
|
gpl-3.0
|
google/skywater-pdk-libs-sky130_fd_sc_ls
|
cells/clkinv/sky130_fd_sc_ls__clkinv.pp.symbol.v
| 1,264 |
module MODULE1 (
input VAR5 ,
output VAR4 ,
input VAR3 ,
input VAR6,
input VAR1,
input VAR2
);
endmodule
|
apache-2.0
|
google/globalfoundries-pdk-libs-gf180mcu_fd_sc_mcu7t5v0
|
cells/mux4/gf180mcu_fd_sc_mcu7t5v0__mux4_4.functional.v
| 1,384 |
module MODULE1( VAR7, VAR11, VAR9, VAR15, VAR2, VAR5, VAR8 );
input VAR8, VAR5, VAR7, VAR9, VAR11, VAR2;
output VAR15;
wire VAR4;
not VAR14( VAR4, VAR11 );
wire VAR18;
not VAR12( VAR18, VAR2 );
wire VAR3;
and VAR19( VAR3, VAR4, VAR18, VAR8 );
wire VAR10;
and VAR6( VAR10, VAR18, VAR5, VAR11 );
wire VAR16;
and VAR20( VAR16, VAR4, VAR7, VAR2 );
wire VAR1;
and VAR13( VAR1, VAR9, VAR11, VAR2 );
or VAR17( VAR15, VAR3, VAR10, VAR16, VAR1 );
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_lp
|
cells/dlrtn/sky130_fd_sc_lp__dlrtn_2.v
| 2,358 |
module MODULE1 (
VAR6 ,
VAR4,
VAR10 ,
VAR9 ,
VAR8 ,
VAR5 ,
VAR2 ,
VAR3
);
output VAR6 ;
input VAR4;
input VAR10 ;
input VAR9 ;
input VAR8 ;
input VAR5 ;
input VAR2 ;
input VAR3 ;
VAR1 VAR7 (
.VAR6(VAR6),
.VAR4(VAR4),
.VAR10(VAR10),
.VAR9(VAR9),
.VAR8(VAR8),
.VAR5(VAR5),
.VAR2(VAR2),
.VAR3(VAR3)
);
endmodule
module MODULE1 (
VAR6 ,
VAR4,
VAR10 ,
VAR9
);
output VAR6 ;
input VAR4;
input VAR10 ;
input VAR9 ;
supply1 VAR8;
supply0 VAR5;
supply1 VAR2 ;
supply0 VAR3 ;
VAR1 VAR7 (
.VAR6(VAR6),
.VAR4(VAR4),
.VAR10(VAR10),
.VAR9(VAR9)
);
endmodule
|
apache-2.0
|
ncos/Xilinx-Verilog
|
SINGEN/src/SPI/spi_master.v
| 2,169 |
module MODULE1#
(
parameter integer VAR14 = 15 )
(
input clk,
input wire VAR16,
output reg VAR2=0,
input VAR18,
output wire VAR7,
input VAR8,
output wire VAR10,
input VAR21,
output wire VAR20,
input [VAR14-1:0] VAR12,
output reg [VAR14-1:0] VAR4=0,
input VAR17,
output wire VAR11,
output wire VAR3
);
reg [VAR14-1:0] VAR19=0 ; reg [VAR14-1:0] VAR13=0 ; reg VAR6 = 0;
reg [5:0] VAR9 = 0;
reg [3:0] VAR1=0; assign VAR20 = VAR17 ? VAR19[VAR14-1] : VAR19[0] ; assign VAR7 = !VAR2;
assign VAR10 = VAR2 & VAR18;
reg VAR5 = 1'b0;
always @(posedge VAR18) begin
if (!VAR2 & VAR8) begin
VAR5 <= 1'b1;
end
else begin
VAR5 <= 1'b0;
end
end
always @(negedge VAR18) begin
VAR19 <= VAR5? VAR12 : VAR17 ? VAR19<<1 : VAR19>>1;
VAR2 <= (VAR1 == (VAR14-1))? 0 : VAR5? 1'b1 : VAR2;
VAR1 <= VAR5? 0 : VAR1 + 4'd1 ;
end
reg VAR15 = 1'b0;
always @(posedge VAR18) begin
VAR13 <= (VAR2 == 1'b1) ? VAR13<<1 | VAR21 : 0;
if (VAR16 == 1'b1) begin
VAR4 <= 0;
VAR15 <= 1'b0;
end
else if (VAR2 == 1'b0) begin
if (VAR15 == 1'b0) begin
VAR4 <= VAR13;
end
VAR15 <= 1'b1;
end
else begin
VAR15 <= 1'b0;
VAR4 <= VAR4;
end
end
endmodule
|
mit
|
olajep/oh
|
src/common/dv/dut_fifo_generic.v
| 1,364 |
module MODULE1(
VAR19, VAR17, VAR3, VAR7, VAR4,
VAR14, VAR2, VAR5, VAR12, VAR18, VAR10, VAR9, VAR11
);
parameter VAR15 = 1;
parameter VAR16 = 104;
input VAR14;
input VAR2;
input VAR5;
input [VAR15*VAR15-1:0] VAR12;
input VAR18;
output VAR19;
output VAR17;
input [VAR15-1:0] VAR10;
input [VAR15*VAR16-1:0] VAR9;
output [VAR15-1:0] VAR3;
output [VAR15-1:0] VAR7;
output [VAR15*VAR16-1:0] VAR4;
input [VAR15-1:0] VAR11;
assign VAR19 = 1'b1;
assign VAR17 = VAR2;
VAR13 #(.VAR8(VAR16),
.VAR6(16))
VAR13(.VAR1 (VAR14),
.VAR17 (VAR2),
.VAR3 (VAR3),
.VAR7 (VAR7),
.VAR4 (VAR4[VAR16-1:0]),
.VAR5 (VAR5),
.VAR10 (VAR10),
.VAR9 (VAR9[VAR16-1:0]),
.VAR11 (VAR11));
endmodule
|
mit
|
google/skywater-pdk-libs-sky130_fd_sc_ms
|
cells/nand4/sky130_fd_sc_ms__nand4.functional.pp.v
| 1,846 |
module MODULE1 (
VAR3 ,
VAR13 ,
VAR11 ,
VAR7 ,
VAR4 ,
VAR14,
VAR5,
VAR2 ,
VAR6
);
output VAR3 ;
input VAR13 ;
input VAR11 ;
input VAR7 ;
input VAR4 ;
input VAR14;
input VAR5;
input VAR2 ;
input VAR6 ;
wire VAR8 ;
wire VAR9;
nand VAR12 (VAR8 , VAR4, VAR7, VAR11, VAR13 );
VAR15 VAR10 (VAR9, VAR8, VAR14, VAR5);
buf VAR1 (VAR3 , VAR9 );
endmodule
|
apache-2.0
|
ShepardSiegel/ocpi
|
coregen/dram_v6_mig37/mig_37/user_design/rtl/ip_top/infrastructure.v
| 13,896 |
module MODULE1 #
(
parameter VAR14 = 100, parameter VAR17 = 3000, parameter VAR18 = 2, parameter VAR4 = "VAR3", parameter VAR10 = "VAR27", parameter VAR1 = 2, parameter VAR2 = 1, parameter VAR20 = 2, parameter VAR8 = 1
)
(
input VAR7, input VAR24, input VAR29, output VAR16, output clk, output VAR12, output VAR28, input VAR23, input VAR15, output VAR30
);
localparam VAR11 = 65;
localparam VAR6 = (VAR11+1)/2;
localparam real VAR25
= (VAR1 * VAR17)/
(VAR2 * VAR20 * VAR18 * 1000.0);
localparam integer VAR19
= (VAR2 * VAR17)/(VAR1 * VAR18);
localparam VAR5 = VAR20;
localparam VAR26 = VAR20 * VAR18;
localparam VAR13 = VAR20;
localparam VAR22 = VAR19 * VAR5;
localparam VAR21 = VAR19 * VAR26;
localparam VAR9 = VAR19 * VAR13;
|
lgpl-3.0
|
google/skywater-pdk-libs-sky130_fd_sc_ls
|
cells/clkinv/sky130_fd_sc_ls__clkinv.behavioral.v
| 1,347 |
module MODULE1 (
VAR8,
VAR3
);
output VAR8;
input VAR3;
supply1 VAR7;
supply0 VAR5;
supply1 VAR1 ;
supply0 VAR6 ;
wire VAR9;
not VAR2 (VAR9, VAR3 );
buf VAR4 (VAR8 , VAR9 );
endmodule
|
apache-2.0
|
scalable-networks/ext
|
uhd/fpga/usrp2/control_lib/sd_spi.v
| 2,229 |
module MODULE1
(input clk,
input rst,
output reg VAR1,
output VAR8,
input VAR3,
input [7:0] VAR2,
input [7:0] VAR10,
output [7:0] VAR16,
input VAR7,
output ready);
reg [7:0] VAR17;
reg [3:0] VAR14;
wire VAR12 = (VAR17 == 8'd0);
wire VAR5 = (VAR17 != 8'd0);
wire VAR9 = (VAR17 == VAR2);
wire VAR4 = (VAR17 == (VAR2>>1));
wire VAR11 = (VAR17 == (VAR2 - 8'd2));
wire VAR13 = (VAR17 == (VAR2 - 8'd1));
wire VAR6 = (VAR12 && (VAR14 != 0));
assign ready = (VAR14 == 0);
always @(posedge clk)
if(rst)
VAR17 <= 0;
else if(VAR9)
VAR17 <= 0;
else if(VAR5)
VAR17 <= VAR17 + 1;
else if(VAR6)
VAR17 <= 1;
always @(posedge clk)
if(rst)
VAR1 <= 0;
else if(VAR4)
VAR1 <= 1;
else if(VAR13)
VAR1 <= 0;
always @(posedge clk)
if(rst)
VAR14 <= 0;
else if(VAR9)
if(VAR14 == 4'd8)
VAR14 <= 0;
else
VAR14 <= VAR14 + 1;
else if(VAR12 & VAR7)
VAR14 <= 1;
reg [7:0] VAR15;
always @(posedge clk)
if(VAR7)
VAR15 <= VAR10;
else if(VAR11)
VAR15 <= {VAR15[6:0],VAR3};
assign VAR8 = VAR15[7];
assign VAR16 = VAR15;
endmodule
|
gpl-2.0
|
markusC64/1541ultimate2
|
fpga/nios_dut/nios_dut/synthesis/submodules/nios_dut_pio_1.v
| 1,840 |
module MODULE1 (
address,
clk,
VAR6,
VAR4,
VAR5
)
;
output [ 31: 0] VAR5;
input [ 2: 0] address;
input clk;
input [ 31: 0] VAR6;
input VAR4;
wire VAR3;
wire [ 31: 0] VAR1;
wire [ 31: 0] VAR2;
reg [ 31: 0] VAR5;
assign VAR3 = 1;
assign VAR2 = {32 {(address == 0)}} & VAR1;
always @(posedge clk or negedge VAR4)
begin
if (VAR4 == 0)
VAR5 <= 0;
end
else if (VAR3)
VAR5 <= {32'b0 | VAR2};
end
assign VAR1 = VAR6;
endmodule
|
gpl-3.0
|
ankitshah009/High-Radix-Adaptive-CORDIC
|
HCORDIC_Verilog/ExecutePipeline.v
| 2,159 |
module MODULE1(
input [31:0] VAR28,
input [31:0] VAR32,
input [31:0] VAR34,
input [31:0] VAR15,
input [31:0] VAR13,
input [31:0] VAR22,
input [31:0] VAR7,
input reset,
input VAR14,
input VAR8,
input VAR1,
input [1:0] VAR10,
input [7:0] VAR31,
output [31:0] VAR29,
output [31:0] VAR20,
output [31:0] VAR25,
output [31:0] VAR16,
output [1:0] VAR37,
output VAR18,
output VAR26,
output VAR12,
output [7:0] VAR11
);
VAR2 VAR4 (
.VAR36(VAR32),
.VAR38(VAR7),
.VAR23(VAR28),
.VAR10(VAR10),
.VAR8(VAR8),
.VAR1(VAR1),
.VAR31(VAR31),
.reset(reset),
.VAR14(VAR14),
.VAR24(VAR29),
.VAR37(VAR37),
.VAR18(VAR18),
.VAR26(VAR26),
.VAR35(VAR11)
);
VAR19 VAR6 (
.VAR36(VAR28),
.VAR38(VAR7),
.VAR23(VAR32),
.VAR10(VAR10),
.VAR8(VAR8),
.VAR1(VAR1),
.VAR31(VAR31),
.reset(reset),
.VAR14(VAR14),
.VAR24(VAR20),
.VAR3(VAR12)
);
VAR17 VAR33 (
.VAR36(VAR15),
.VAR38(VAR13),
.reset(reset),
.VAR14(VAR14),
.VAR9(VAR16)
);
VAR5 VAR30 (
.VAR21(VAR34),
.VAR39(VAR22),
.reset(reset),
.VAR14(VAR14),
.VAR27(VAR25)
);
endmodule
|
apache-2.0
|
osrf/wandrr
|
firmware/motor_controller/fpga/int16_float32.v
| 22,565 |
module MODULE1
(
VAR15,
VAR3,
VAR5,
VAR12,
VAR11,
VAR1) ;
input VAR15;
input VAR3;
input VAR5;
input [15:0] VAR12;
input [3:0] VAR11;
output [15:0] VAR1;
tri0 VAR15;
tri1 VAR3;
tri0 VAR5;
reg [1:0] VAR7;
reg [15:0] VAR4;
reg [15:0] VAR8;
reg VAR14;
reg VAR13;
wire [4:0] VAR10;
wire VAR16;
wire [7:0] VAR2;
wire [79:0] VAR6;
wire [3:0] VAR17;
wire [63:0] VAR9;
|
apache-2.0
|
rohit91/novena-sd-fpga
|
novena-sd.srcs/sources_1/ip/clk_wiz_v3_5_1/ddr3_clkgen/example_design/ddr3_clkgen_exdes.v
| 5,764 |
module MODULE1
parameter VAR16 = 100
)
( input VAR19,
input VAR21,
output [3:1] VAR7,
output [3:1] VAR13,
input VAR14,
output VAR4
);
localparam VAR11 = 16;
localparam VAR18 = 3;
genvar VAR5;
wire VAR20 = !VAR4 || VAR14 || VAR21;
reg [VAR18:1] VAR23;
reg [VAR18:1] VAR1;
reg [VAR18:1] VAR24;
reg [VAR18:1] VAR3;
wire [VAR18:1] VAR8;
wire [VAR18:1] clk;
reg [VAR11-1:0] counter [VAR18:1];
VAR6 VAR2
( .VAR17 (VAR19),
.VAR10 (VAR8[1]),
.VAR9 (VAR8[2]),
.VAR15 (VAR8[3]),
.VAR14 (VAR14),
.VAR4 (VAR4));
assign VAR7 = VAR8;
assign clk[1] = VAR8[1];
assign clk[2] = VAR8[2];
assign clk[3] = VAR8[3];
generate for (VAR5 = 1; VAR5 <= VAR18; VAR5 = VAR5 + 1) begin: VAR22
always @(posedge VAR20 or posedge clk[VAR5]) begin
if (VAR20) begin
VAR23[VAR5] <= 1'b1;
VAR1[VAR5]<= 1'b1;
VAR24[VAR5]<= 1'b1;
VAR3[VAR5]<= 1'b1;
end
else begin
VAR23[VAR5] <= 1'b0;
VAR1[VAR5] <= VAR23[VAR5];
VAR24[VAR5] <= VAR1[VAR5];
VAR3[VAR5] <= VAR24[VAR5];
end
end
end
endgenerate
generate for (VAR5 = 1; VAR5 <= VAR18; VAR5 = VAR5 + 1) begin: VAR12
always @(posedge clk[VAR5] or posedge VAR3[VAR5]) begin
if (VAR3[VAR5]) begin
end else begin
end
end
assign VAR13[VAR5] = counter[VAR5][VAR11-1];
end
endgenerate
endmodule
|
apache-2.0
|
jobisoft/jTDC
|
modules/VFB6/pll_vfb6_400.v
| 2,770 |
module MODULE1 ( VAR40,
VAR7,
VAR41,
VAR13 );
input wire VAR40;
output wire VAR7;
output wire VAR41;
output wire VAR13;
wire VAR9;
wire VAR36;
wire VAR21;
wire VAR11;
VAR23 VAR43 (
.VAR39 (VAR9),
.VAR12 (VAR40));
wire VAR2;
wire VAR8;
wire VAR28;
wire VAR26;
wire VAR27;
wire VAR34;
VAR17
.VAR6 ("VAR52"),
.VAR3 ("VAR48"),
.VAR14 (1),
.VAR19 (8),
.VAR22 (0.000),
.VAR51 (8),
.VAR4 (0.000),
.VAR1 (0.500),
.VAR25 (4),
.VAR16 (0.000),
.VAR47 (0.500),
.VAR20 (2),
.VAR35 (0.000),
.VAR10 (0.500),
.VAR33 (10.000),
.VAR44 (0.001))
VAR49 (
.VAR52 (VAR8),
.VAR30 (VAR36),
.VAR29 (VAR21),
.VAR37 (VAR11),
.VAR31 (VAR26),
.VAR50 (VAR27),
.VAR38 (VAR34),
.VAR42 (VAR2),
.VAR24 (1'b0),
.VAR32 (VAR28),
.VAR40 (VAR9));
VAR15 VAR46 (
.VAR39 (VAR28),
.VAR12 (VAR8));
VAR15 VAR5 (
.VAR39 (VAR7),
.VAR12 (VAR36));
VAR15 VAR45 (
.VAR39 (VAR41),
.VAR12 (VAR21));
VAR15 VAR18 (
.VAR39 (VAR13),
.VAR12 (VAR11));
endmodule
|
gpl-3.0
|
google/skywater-pdk-libs-sky130_fd_sc_hdll
|
cells/dlrtp/sky130_fd_sc_hdll__dlrtp_4.v
| 2,378 |
module MODULE1 (
VAR5 ,
VAR1,
VAR7 ,
VAR10 ,
VAR6 ,
VAR4 ,
VAR3 ,
VAR2
);
output VAR5 ;
input VAR1;
input VAR7 ;
input VAR10 ;
input VAR6 ;
input VAR4 ;
input VAR3 ;
input VAR2 ;
VAR9 VAR8 (
.VAR5(VAR5),
.VAR1(VAR1),
.VAR7(VAR7),
.VAR10(VAR10),
.VAR6(VAR6),
.VAR4(VAR4),
.VAR3(VAR3),
.VAR2(VAR2)
);
endmodule
module MODULE1 (
VAR5 ,
VAR1,
VAR7 ,
VAR10
);
output VAR5 ;
input VAR1;
input VAR7 ;
input VAR10 ;
supply1 VAR6;
supply0 VAR4;
supply1 VAR3 ;
supply0 VAR2 ;
VAR9 VAR8 (
.VAR5(VAR5),
.VAR1(VAR1),
.VAR7(VAR7),
.VAR10(VAR10)
);
endmodule
|
apache-2.0
|
ShepardSiegel/ocpi
|
coregen/ddr3_s4_uniphy/ddr3_s4_uniphy_example_design/example_project/ddr3_s4_uniphy_example/submodules/ddr3_s4_uniphy_example_if0.v
| 11,766 |
module MODULE1 (
input wire VAR23, input wire VAR11, input wire VAR52, output wire VAR4, output wire VAR9, output wire VAR42, output wire [12:0] VAR62, output wire [2:0] VAR5, output wire VAR10, output wire VAR16, output wire VAR35, output wire VAR6, output wire [1:0] VAR8, output wire VAR67, output wire VAR32, output wire VAR18, output wire VAR68, inout wire [15:0] VAR74, inout wire [1:0] VAR12, inout wire [1:0] VAR84, output wire VAR72, output wire VAR26, input wire VAR76, input wire [23:0] VAR14, output wire VAR28, output wire [63:0] VAR7, input wire [63:0] VAR81, input wire [7:0] VAR78, input wire VAR21, input wire VAR61, input wire [2:0] VAR43, output wire VAR37, output wire VAR57, output wire VAR85, input wire VAR27, input wire VAR22, output wire VAR1, input wire VAR25 );
wire [25:0] VAR60; wire [1:0] VAR47; wire VAR51; wire [5:0] VAR29; wire [1:0] VAR19; wire [1:0] VAR17; wire [1:0] VAR87; wire [5:0] VAR82; wire [1:0] VAR33; wire [1:0] VAR46; wire [63:0] VAR71; wire [1:0] VAR13; wire [1:0] VAR63; wire [1:0] VAR31; wire VAR83; wire [1:0] VAR36; wire [5:0] VAR30; wire [63:0] VAR49; wire VAR2; wire [3:0] VAR54; wire [3:0] VAR58; wire [7:0] VAR40;
VAR66 VAR59 (
.VAR42 (VAR42), .VAR4 (VAR4), .VAR9 (VAR9), .VAR37 (VAR37), .VAR57 (VAR57), .VAR85 (VAR85), .VAR3 (VAR60), .VAR69 (VAR82), .VAR20 (VAR33), .VAR64 (VAR46), .VAR53 (VAR36), .VAR77 (VAR87), .VAR50 (VAR31), .VAR65 (VAR63), .VAR75 (VAR47), .VAR24 (VAR58), .VAR44 (VAR54), .VAR73 (VAR71), .VAR38 (VAR40), .VAR79 (VAR49), .VAR89 (VAR13), .VAR39 (VAR17), .VAR45 (VAR19), .VAR41 (VAR83), .VAR80 (VAR2), .VAR15 (VAR51), .VAR34 (VAR29), .VAR70 (VAR30), .VAR1 (VAR1), .VAR25 (VAR25), .VAR26 (VAR26), .VAR76 (VAR76), .VAR14 (VAR14), .VAR28 (VAR28), .VAR7 (VAR7), .VAR81 (VAR81), .VAR78 (VAR78), .VAR21 (VAR21), .VAR61 (VAR61), .VAR43 (VAR43) );
VAR56 VAR48 (
.VAR11 (VAR11), .VAR52 (VAR52), .VAR42 (VAR42), .VAR4 (VAR4), .VAR9 (VAR9), .VAR23 (VAR23), .VAR3 (VAR60), .VAR69 (VAR82), .VAR20 (VAR33), .VAR64 (VAR46), .VAR53 (VAR36), .VAR77 (VAR87), .VAR50 (VAR31), .VAR65 (VAR63), .VAR75 (VAR47), .VAR24 (VAR58), .VAR44 (VAR54), .VAR73 (VAR71), .VAR38 (VAR40), .VAR79 (VAR49), .VAR89 (VAR13), .VAR39 (VAR17), .VAR45 (VAR19), .VAR41 (VAR83), .VAR80 (VAR2), .VAR15 (VAR51), .VAR34 (VAR29), .VAR70 (VAR30), .VAR27 (VAR27), .VAR22 (VAR22), .VAR62 (VAR62), .VAR5 (VAR5), .VAR10 (VAR10), .VAR16 (VAR16), .VAR35 (VAR35), .VAR6 (VAR6), .VAR8 (VAR8), .VAR67 (VAR67), .VAR32 (VAR32), .VAR18 (VAR18), .VAR68 (VAR68), .VAR74 (VAR74), .VAR12 (VAR12), .VAR84 (VAR84), .VAR72 (VAR72), .VAR86 (), .VAR88 (), .VAR55 () );
endmodule
|
lgpl-3.0
|
google/skywater-pdk-libs-sky130_fd_sc_ms
|
cells/a2111oi/sky130_fd_sc_ms__a2111oi_2.v
| 2,461 |
module MODULE2 (
VAR9 ,
VAR5 ,
VAR2 ,
VAR1 ,
VAR10 ,
VAR4 ,
VAR3,
VAR6,
VAR7 ,
VAR12
);
output VAR9 ;
input VAR5 ;
input VAR2 ;
input VAR1 ;
input VAR10 ;
input VAR4 ;
input VAR3;
input VAR6;
input VAR7 ;
input VAR12 ;
VAR11 VAR8 (
.VAR9(VAR9),
.VAR5(VAR5),
.VAR2(VAR2),
.VAR1(VAR1),
.VAR10(VAR10),
.VAR4(VAR4),
.VAR3(VAR3),
.VAR6(VAR6),
.VAR7(VAR7),
.VAR12(VAR12)
);
endmodule
module MODULE2 (
VAR9 ,
VAR5,
VAR2,
VAR1,
VAR10,
VAR4
);
output VAR9 ;
input VAR5;
input VAR2;
input VAR1;
input VAR10;
input VAR4;
supply1 VAR3;
supply0 VAR6;
supply1 VAR7 ;
supply0 VAR12 ;
VAR11 VAR8 (
.VAR9(VAR9),
.VAR5(VAR5),
.VAR2(VAR2),
.VAR1(VAR1),
.VAR10(VAR10),
.VAR4(VAR4)
);
endmodule
|
apache-2.0
|
google/skywater-pdk-libs-sky130_fd_sc_lp
|
cells/dfxtp/sky130_fd_sc_lp__dfxtp_4.v
| 2,128 |
module MODULE2 (
VAR1 ,
VAR7 ,
VAR9 ,
VAR3,
VAR5,
VAR6 ,
VAR4
);
output VAR1 ;
input VAR7 ;
input VAR9 ;
input VAR3;
input VAR5;
input VAR6 ;
input VAR4 ;
VAR2 VAR8 (
.VAR1(VAR1),
.VAR7(VAR7),
.VAR9(VAR9),
.VAR3(VAR3),
.VAR5(VAR5),
.VAR6(VAR6),
.VAR4(VAR4)
);
endmodule
module MODULE2 (
VAR1 ,
VAR7,
VAR9
);
output VAR1 ;
input VAR7;
input VAR9 ;
supply1 VAR3;
supply0 VAR5;
supply1 VAR6 ;
supply0 VAR4 ;
VAR2 VAR8 (
.VAR1(VAR1),
.VAR7(VAR7),
.VAR9(VAR9)
);
endmodule
|
apache-2.0
|
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.